初步
集成
电路
系统公司
ICS8316
L
OW
S
KEW
, 1-
TO
-16 ， LVCMOS / LVTTL
F
ANOUT
B
UFFER W
/1.2V LVCMOS
UTPUTS
F
EATURES
十六1.2V LVCMOS / LVTTL输出
LVCMOS / LVTTL时钟输入
最大输出频率： 150MHz的
输出偏斜：待定
传播延迟：为3.5ns （典型值）
3.3V核心/ 1.2V输出工作电源模式
0 ° C至70 ° C的环境工作温度
可应要求提供工业级温度信息
可在标准和无铅符合RoHS标准
套餐
G
ENERAL
D
ESCRIPTION
该ICS8316是一种低歪斜， 1至16的LVCMOS /
LVTTL扇出缓冲器，具有1.2V LVCMOS输出
HiPerClockS
和HiPerClockS成员系列
从ICS高性能时钟解决方案。该
ICS8316单端时钟输入接受
LVCMOS或LVTTL输入电平。低阻抗LVCMOS
输出设计用于驱动50Ω串联或并联termi-
经过NAT传输线。
IC
S
保证输出部分，以部分偏移特性
随着1.2V输出使ICS8316适合高
性能，单端应用，也需要一
限制输出电压。
B
LOCK
D
IAGRAM
P
IN
A
SSIGNMENT
GND
GND
OED
V
DDO
QD3
QD2
QD1
QD0
CLK
V
DDO
4
32 31 30 29 28 27 26 25
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16
4
24
23
22
V
DDO
QC0
QC1
QC2
QC3
GND
OEC
GND
QA0 ： QA3
QA0
QA1
QA2
OEA
4
QB0 ： QB3
QA3
GND
ICS8316
21
20
19
18
17
OEB
4
QC0 ： QC3
OEA
CLK
OEC
QD0 ： QD 3
GND
QB3
QB2
QB1
QB0
OED
32引脚VFQFN
5× 5× 0.95包体
套餐
顶视图
本文提供的初步信息代表了原型或试生产的产物。所提到的特征的基础上
最初的产品特性。集成电路系统公司（ ICS）保留随时更改任何电路或规格的权利
恕不另行通知。
8316AK
http://www.icst.com/products/hiperclocks.html
1
V
DDO
REV 。一2005年12月22日
OEB
V
DD
初步
集成
电路
系统公司
ICS8316
L
OW
S
KEW
, 1-
TO
-16 ， LVCMOS / LVTTL
F
ANOUT
B
UFFER W
/1.2V LVCMOS
UTPUTS
TYPE
动力
产量
动力
输入
输入
动力
输入
产量
输入
产量
产量
上拉
上拉
上拉
描述
输出电源引脚。
银行时钟输出。 LVCMOS / LVTTL接口电平。
电源接地。
银行A输出使能引脚。控制启用和禁用
的QA0 ： QA3输出。 LVCMOS / LVTTL接口电平。
下拉时钟输入。 LVCMOS / LVTTL接口电平。
核心供电引脚。
B银行的输出使能引脚。控制启用和禁用
的QB0 ： QB3输出。 LVCMOS / LVTTL接口电平。
B银行的时钟输出。 LVCMOS / LVTTL接口电平。
银行C的输出使能引脚。控制启用和禁用
的QC0 ： QC3输出。 LVCMOS / LVTTL接口电平。
C银行的时钟输出。 LVCMOS / LVTTL接口电平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 16, 24, 25
2, 3, 4, 5
6, 11, 17,
19, 30, 32
7
8
9
10
12, 13, 14, 15
18
20, 21, 22, 23
26, 27, 28, 29
名字
V
DDO
QA0 ， QA1 ， QA2 ， QA3
GND
OEA
CLK
V
DD
OEB
QB3 ， QB2 ， QB1 ， QB0
OE
QC3 ， QC2 ， QC1 ， QC0
QD0 ， QD1 ， QD2 ， QD 3
银行D时钟输出。 LVCMOS / LVTTL接口电平。
组D输出使能引脚。控制启用和禁用
31
OED
输入
上拉
的QD0 ： QD 3输出。 LVCMOS / LVTTL接口电平。
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
C
PD
R
上拉
R
下拉
R
OUT
参数
输入电容
功率耗散电容
（每路输出）
输入上拉电阻
输入下拉电阻
输出阻抗
V
DDO
= 1.2 ± 5%
测试条件
最低
典型
4
V
DDO
= 1.26V
待定
51
51
15
最大
单位
pF
pF
kΩ
kΩ
Ω
T
ABLE
3A 。
安输出
E
NABLE
控制输入
OE [A ：D ]
0
1
和
C
LOCK
E
NABLE
F
油膏
T
ABLE
输出
QX0 ： QX3
高阻
活跃
T
ABLE
3B 。
LOCK
I
NPUT
F
油膏
T
ABLE
输入
OE [A ：D ]
1
1
CLK
0
1
输出
QX0 ： QX3
低
高
8316AK
http://www.icst.com/products/hiperclocks.html
2
REV 。一2005年12月22日
初步
集成
电路
系统公司
ICS8316
L
OW
S
KEW
, 1-
TO
-16 ， LVCMOS / LVTTL
F
ANOUT
B
UFFER W
/1.2V LVCMOS
UTPUTS
4.6V
-0.5V到V
DD
+ 0.5 V
-0.5V到V
DDO
+ 0.5V
34.8 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= 3.3V, V
DDO
= 1.2V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
DD
V
DDO
I
DD
I
DDO
参数
核心供电电压
输出电源电压
电源电流
输出电源电流
测试条件
最低
3.135
1.14
典型
3.3
1.2
待定
待定
最大
3.465
1.26
单位
V
V
A
A
T
ABLE
4B 。 LVCMOS DC
极特
,
T
A
= 0°C
TO
70°C
符号
V
IH
V
IL
I
IH
I
IL
V
OH
V
OL
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
输出高电压
输出低电压
CLK
OEA ： OED
CLK
OEA ： OED
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V, V
IN
= 0V
V
DD
= 3.465V, V
IN
= 0V
V
DDO
= 1.2V ±5％ ;注1
V
DDO
= 1.2V ±5％ ;注1
-5
-150
V
DD
*0.7
V
DD
*0.3
测试条件
最低
2
-0.3
典型
最大
V
DD
+ 0.3
0.8
150
5
单位
V
V
A
A
A
A
V
V
注1 ：输出端接50
Ω
到V
DDO
/ 2 。参见参数测量部分， "Load测试Circuit"图。
T
ABLE
5. AC - C
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.2V ±5％ ，T
A
= 0°C
TO
70°C
符号参数
f
最大
tp
LH
t
SK （ O）
t
SK （PP）的
t
R
/t
F
ODC
输出频率
传输延迟低到高;注1
输出偏斜;注2： 5
帕吨至帕吨倾斜;注3 ， 5
输出上升时间;注4
输出占空比
20 ％至80％
3.5
待定
待定
650
50
测试条件
最低
典型
最大单位
150
兆赫
ns
ps
ps
ps
%
在f测量所有参数
最大
除非另有说明。
注1 ：从V测
DD
输入到V / 2的
DDO
输出的/ 2 。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。测量V
DDO
/2.
注3 ：定义为在不同的设备输出，在相同的电源电压，并以同样的操作之间的偏移
负载条件。使用同一类型的每个设备上的输入，输出在V测量
DDO
/2.
注4 ：这些参数由特性保证。在生产中测试。
注5 ：此参数定义符合JEDEC标准65 。
8316AK
http://www.icst.com/products/hiperclocks.html
3
REV 。一2005年12月22日
初步
集成
电路
系统公司
ICS8316
L
OW
S
KEW
, 1-
TO
-16 ， LVCMOS / LVTTL
F
ANOUT
B
UFFER W
/1.2V LVCMOS
UTPUTS
P
ARAMETER
M
EASUREMENT
I
载文信息
2.7V±5%
0.6V±5%
V
DD
V
DDO
范围
Qx
V
DDO
Qx
2
LVCMOS
GND
V
DDO
Qy
2
TSK （ O）
-0.6V±5%
3.3V
矿
/1.2V
安输出
L
OAD
AC牛逼
美东时间
C
IRCUIT
O
安输出
S
KEW
第1部分
Qx
V
DDO
2
QX0 ： QX3
V
DDO
2
第2部分
Qy
V
DDO
2
TSK （ PP）
QX0 ： QX3
TSK （ B）
V
DDO
2
P
艺术
-
TO
-P
艺术
S
KEW
B
ANK
S
KEW
(
其中X表示在同一组的输出
)
QA0 ： QA3 ，
QB0 ： QB3 ，
QC0 ： QC3 ，
QD0 ： QD 3
t
PW
t
CLK
V
DD
2
V
DDO
2
QA0 ： QA3 ，
QB0 ： QB3 ，
QC0 ： QC3 ，
QD0 ： QD 3
V
DDO
2
t
PD
期
ODC =
t
PW
t
期
x 100%
P
ROPAGATION
D
ELAY
O
安输出
D
UTY
C
YCLE
/P
卢斯
W
ID
/P
ERIOD
80%
20%
t
R
80%
20%
t
F
时钟
输出
O
安输出
R
ISE
/F
所有
T
IME
8316AK
http://www.icst.com/products/hiperclocks.html
4
REV 。一2005年12月22日
初步
集成
电路
系统公司
ICS8316
L
OW
S
KEW
, 1-
TO
-16 ， LVCMOS / LVTTL
F
ANOUT
B
UFFER W
/1.2V LVCMOS
UTPUTS
A
PPLICATION
I
载文信息
R
ECOMMENDATIONS FOR
U
NUSED
I
NPUT和
O
安输出
P
插件
I
NPUTS
:
O
UTPUTS
:
LVCMOS
ONTROL
P
插件
:
所有的控制引脚具有内部上拉或下拉功能;另外
不需要性，但可以额外添加
保护。一个1kΩ电阻都可以使用。
LVCMOS
安输出
:
所有未用的LVCMOS输出可以悬空。我们
建议没有一丝连接。
R
ELIABILITY
I
载文信息
T
ABLE
6.
θ
JA
VS
. A
IR
F
低
T
ABLE
为
32 L
EAD
VFQFN
θ
JA
对0空气流量（每分钟直线英尺）
0
多层PCB ， JEDEC标准测试板
34.8°C/W
T
RANSISTOR
C
'mount
晶体管数量为ICS8316为： 416
8316AK
http://www.icst.com/products/hiperclocks.html
5
REV 。一2005年12月22日
初步
集成
电路
系统公司
ICS8316
L
OW
S
KEW
, 1-
TO
-16 ， LVCMOS / LVTTL
F
ANOUT
B
UFFER W
/1.2V LVCMOS
UTPUTS
F
EATURES
十六1.2V LVCMOS / LVTTL输出
LVCMOS / LVTTL时钟输入
最大输出频率： 150MHz的
输出偏斜：待定
传播延迟：为3.5ns （典型值）
3.3V核心/ 1.2V输出工作电源模式
0 ° C至70 ° C的环境工作温度
可应要求提供工业级温度信息
可在标准和无铅符合RoHS标准
套餐
G
ENERAL
D
ESCRIPTION
该ICS8316是一种低歪斜， 1至16的LVCMOS /
LVTTL扇出缓冲器，具有1.2V LVCMOS输出
HiPerClockS
和HiPerClockS成员系列
从ICS高性能时钟解决方案。该
ICS8316单端时钟输入接受
LVCMOS或LVTTL输入电平。低阻抗LVCMOS
输出设计用于驱动50Ω串联或并联termi-
经过NAT传输线。
IC
S
保证输出部分，以部分偏移特性
随着1.2V输出使ICS8316适合高
性能，单端应用，也需要一
限制输出电压。
B
LOCK
D
IAGRAM
P
IN
A
SSIGNMENT
GND
GND
OED
V
DDO
QD3
QD2
QD1
QD0
CLK
V
DDO
4
32 31 30 29 28 27 26 25
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16
4
24
23
22
V
DDO
QC0
QC1
QC2
QC3
GND
OEC
GND
QA0 ： QA3
QA0
QA1
QA2
OEA
4
QB0 ： QB3
QA3
GND
ICS8316
21
20
19
18
17
OEB
4
QC0 ： QC3
OEA
CLK
OEC
QD0 ： QD 3
GND
QB3
QB2
QB1
QB0
OED
32引脚VFQFN
5× 5× 0.95包体
套餐
顶视图
本文提供的初步信息代表了原型或试生产的产物。所提到的特征的基础上
最初的产品特性。集成电路系统公司（ ICS）保留随时更改任何电路或规格的权利
恕不另行通知。
8316AK
http://www.icst.com/products/hiperclocks.html
1
V
DDO
REV 。一2005年12月22日
OEB
V
DD
初步
集成
电路
系统公司
ICS8316
L
OW
S
KEW
, 1-
TO
-16 ， LVCMOS / LVTTL
F
ANOUT
B
UFFER W
/1.2V LVCMOS
UTPUTS
TYPE
动力
产量
动力
输入
输入
动力
输入
产量
输入
产量
产量
上拉
上拉
上拉
描述
输出电源引脚。
银行时钟输出。 LVCMOS / LVTTL接口电平。
电源接地。
银行A输出使能引脚。控制启用和禁用
的QA0 ： QA3输出。 LVCMOS / LVTTL接口电平。
下拉时钟输入。 LVCMOS / LVTTL接口电平。
核心供电引脚。
B银行的输出使能引脚。控制启用和禁用
的QB0 ： QB3输出。 LVCMOS / LVTTL接口电平。
B银行的时钟输出。 LVCMOS / LVTTL接口电平。
银行C的输出使能引脚。控制启用和禁用
的QC0 ： QC3输出。 LVCMOS / LVTTL接口电平。
C银行的时钟输出。 LVCMOS / LVTTL接口电平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 16, 24, 25
2, 3, 4, 5
6, 11, 17,
19, 30, 32
7
8
9
10
12, 13, 14, 15
18
20, 21, 22, 23
26, 27, 28, 29
名字
V
DDO
QA0 ， QA1 ， QA2 ， QA3
GND
OEA
CLK
V
DD
OEB
QB3 ， QB2 ， QB1 ， QB0
OE
QC3 ， QC2 ， QC1 ， QC0
QD0 ， QD1 ， QD2 ， QD 3
银行D时钟输出。 LVCMOS / LVTTL接口电平。
组D输出使能引脚。控制启用和禁用
31
OED
输入
上拉
的QD0 ： QD 3输出。 LVCMOS / LVTTL接口电平。
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
C
PD
R
上拉
R
下拉
R
OUT
参数
输入电容
功率耗散电容
（每路输出）
输入上拉电阻
输入下拉电阻
输出阻抗
V
DDO
= 1.2 ± 5%
测试条件
最低
典型
4
V
DDO
= 1.26V
待定
51
51
15
最大
单位
pF
pF
kΩ
kΩ
Ω
T
ABLE
3A 。
安输出
E
NABLE
控制输入
OE [A ：D ]
0
1
和
C
LOCK
E
NABLE
F
油膏
T
ABLE
输出
QX0 ： QX3
高阻
活跃
T
ABLE
3B 。
LOCK
I
NPUT
F
油膏
T
ABLE
输入
OE [A ：D ]
1
1
CLK
0
1
输出
QX0 ： QX3
低
高
8316AK
http://www.icst.com/products/hiperclocks.html
2
REV 。一2005年12月22日
初步
集成
电路
系统公司
ICS8316
L
OW
S
KEW
, 1-
TO
-16 ， LVCMOS / LVTTL
F
ANOUT
B
UFFER W
/1.2V LVCMOS
UTPUTS
4.6V
-0.5V到V
DD
+ 0.5 V
-0.5V到V
DDO
+ 0.5V
34.8 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= 3.3V, V
DDO
= 1.2V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
DD
V
DDO
I
DD
I
DDO
参数
核心供电电压
输出电源电压
电源电流
输出电源电流
测试条件
最低
3.135
1.14
典型
3.3
1.2
待定
待定
最大
3.465
1.26
单位
V
V
A
A
T
ABLE
4B 。 LVCMOS DC
极特
,
T
A
= 0°C
TO
70°C
符号
V
IH
V
IL
I
IH
I
IL
V
OH
V
OL
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
输出高电压
输出低电压
CLK
OEA ： OED
CLK
OEA ： OED
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V, V
IN
= 0V
V
DD
= 3.465V, V
IN
= 0V
V
DDO
= 1.2V ±5％ ;注1
V
DDO
= 1.2V ±5％ ;注1
-5
-150
V
DD
*0.7
V
DD
*0.3
测试条件
最低
2
-0.3
典型
最大
V
DD
+ 0.3
0.8
150
5
单位
V
V
A
A
A
A
V
V
注1 ：输出端接50
Ω
到V
DDO
/ 2 。参见参数测量部分， "Load测试Circuit"图。
T
ABLE
5. AC - C
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.2V ±5％ ，T
A
= 0°C
TO
70°C
符号参数
f
最大
tp
LH
t
SK （ O）
t
SK （PP）的
t
R
/t
F
ODC
输出频率
传输延迟低到高;注1
输出偏斜;注2： 5
帕吨至帕吨倾斜;注3 ， 5
输出上升时间;注4
输出占空比
20 ％至80％
3.5
待定
待定
650
50
测试条件
最低
典型
最大单位
150
兆赫
ns
ps
ps
ps
%
在f测量所有参数
最大
除非另有说明。
注1 ：从V测
DD
输入到V / 2的
DDO
输出的/ 2 。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。测量V
DDO
/2.
注3 ：定义为在不同的设备输出，在相同的电源电压，并以同样的操作之间的偏移
负载条件。使用同一类型的每个设备上的输入，输出在V测量
DDO
/2.
注4 ：这些参数由特性保证。在生产中测试。
注5 ：此参数定义符合JEDEC标准65 。
8316AK
http://www.icst.com/products/hiperclocks.html
3
REV 。一2005年12月22日
初步
集成
电路
系统公司
ICS8316
L
OW
S
KEW
, 1-
TO
-16 ， LVCMOS / LVTTL
F
ANOUT
B
UFFER W
/1.2V LVCMOS
UTPUTS
P
ARAMETER
M
EASUREMENT
I
载文信息
2.7V±5%
0.6V±5%
V
DD
V
DDO
范围
Qx
V
DDO
Qx
2
LVCMOS
GND
V
DDO
Qy
2
TSK （ O）
-0.6V±5%
3.3V
矿
/1.2V
安输出
L
OAD
AC牛逼
美东时间
C
IRCUIT
O
安输出
S
KEW
第1部分
Qx
V
DDO
2
QX0 ： QX3
V
DDO
2
第2部分
Qy
V
DDO
2
TSK （ PP）
QX0 ： QX3
TSK （ B）
V
DDO
2
P
艺术
-
TO
-P
艺术
S
KEW
B
ANK
S
KEW
(
其中X表示在同一组的输出
)
QA0 ： QA3 ，
QB0 ： QB3 ，
QC0 ： QC3 ，
QD0 ： QD 3
t
PW
t
CLK
V
DD
2
V
DDO
2
QA0 ： QA3 ，
QB0 ： QB3 ，
QC0 ： QC3 ，
QD0 ： QD 3
V
DDO
2
t
PD
期
ODC =
t
PW
t
期
x 100%
P
ROPAGATION
D
ELAY
O
安输出
D
UTY
C
YCLE
/P
卢斯
W
ID
/P
ERIOD
80%
20%
t
R
80%
20%
t
F
时钟
输出
O
安输出
R
ISE
/F
所有
T
IME
8316AK
http://www.icst.com/products/hiperclocks.html
4
REV 。一2005年12月22日
初步
集成
电路
系统公司
ICS8316
L
OW
S
KEW
, 1-
TO
-16 ， LVCMOS / LVTTL
F
ANOUT
B
UFFER W
/1.2V LVCMOS
UTPUTS
A
PPLICATION
I
载文信息
R
ECOMMENDATIONS FOR
U
NUSED
I
NPUT和
O
安输出
P
插件
I
NPUTS
:
O
UTPUTS
:
LVCMOS
ONTROL
P
插件
:
所有的控制引脚具有内部上拉或下拉功能;另外
不需要性，但可以额外添加
保护。一个1kΩ电阻都可以使用。
LVCMOS
安输出
:
所有未用的LVCMOS输出可以悬空。我们
建议没有一丝连接。
R
ELIABILITY
I
载文信息
T
ABLE
6.
θ
JA
VS
. A
IR
F
低
T
ABLE
为
32 L
EAD
VFQFN
θ
JA
对0空气流量（每分钟直线英尺）
0
多层PCB ， JEDEC标准测试板
34.8°C/W
T
RANSISTOR
C
'mount
晶体管数量为ICS8316为： 416
8316AK
http://www.icst.com/products/hiperclocks.html
5
REV 。一2005年12月22日
QQ：2881677436 复制
