ICS83026I-01
L
OW
S
KEW
, 1-
TO
-2
D
。微分
-
TO
-LVCMOS / LVTTL F
ANOUT
B
UFFER
G
ENERAL
D
ESCRIPTION
该ICS83026I - 01是一种低歪斜， 1至2昼夜温差
髓鞘到LVCMOS / LVTTL扇出缓冲器和
HiPerClockS
在HiPerClockS 系列中的一员
高Perfor曼斯时钟解决方案
IDT 。差分输入可以接受最昼夜温差
髓鞘信号类型（ LVPECL ， LVDS ， LVHSTL ， HCSL和
SSTL ），并转化为两个单端LVCMOS / LVTTL输出
放。小型8引脚SOIC封装占位面积，使该器件非常适用
在有限的电路板空间应用。
F
EATURES
两个LVCMOS / LVTTL输出
差分CLK ， NCLK输入对
CLK ， NCLK对可以接受以下差异
输入电平： LVPECL ， LVDS ， LVHSTL ， HCSL ， SSTL
最大输出频率： 350MHz的
输出偏斜： 15ps （最大）
部分到部分偏斜： 600 ps的（最大）
附加相位抖动， RMS ： 0.03ps （典型值）
小型8引脚SOIC封装可节省电路板空间
核心3.3V ，3.3V ， 2.5V或1.8V输出工作电源
-40 ° C至85°C的工作环境温度
可用两个标准（ RoHS指令5 ）和无铅符合RoHS
（6）包
IC
S
B
LOCK
D
IAGRAM
P
IN
A
SSIGNMENT
V
DD
CLK
NCLK
OE
1
2
3
4
8
7
6
5
V
DDO
Q0
Q1
GND
Q0
CLK
NCLK
Q1
ICS83026I-01
8引脚SOIC
3.8毫米X 4.8毫米， X 1.47毫米包体
男包
顶视图
OE
V
DD
CLK
NCLK
OE
1
2
3
4
8
7
6
5
V
DDO
Q0
Q1
GND
ICS83026I-01
8引脚TSSOP
4.40毫米X 3.0毫米X 0.925毫米
包体
G封装
顶视图
83026BMI-01
1
REV 。一2007年10月22日
ICS83026I-01
L
OW
S
KEW
, 1-
TO
-2
D
。微分
-
TO
-LVCMOS / LVTTL F
ANOUT
B
UFFER
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1
2
3
4
5
6
7
8
名字
V
DD
CLK
NCLK
OE
GND
Q1
Q0
V
DDO
动力
输入
输入
输入
动力
产量
产量
动力
TYPE
描述
正电源引脚。
下拉非INVER婷差分时钟输入。
上拉/
INVER婷差分时钟输入。 V
DD
/ 2时默认悬空。
下拉
输出使能。高电平时，输出使能。低电平时，输出为
上拉
高阻抗状态。 LVCMOS / LVTTL接口电平。
电源接地。
时钟输出。 LVCMOS / LVTTL接口电平。
时钟输出。 LVCMOS / LVTTL接口电平。
输出电源引脚。
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
C
PD
R
上拉
R
下拉
R
OUT
参数
输入电容
功率耗散电容
（每路输出）
输入上拉电阻
输入下拉电阻
V
DD
, V
DDO
= 3.3V
输出阻抗
V
DD
= 3.3V, V
DDO
= 2.5V
V
DD
= 3.3V, V
DDO
= 1.8V
V
DD
, V
DDO
= 3.465V
V
DD
= 3.465V, V
DDO
= 2.625V
V
DD
= 3.465V, V
DDO
= 1.95V
51
51
7
8
10
测试条件
最低
典型
4
17
16
15
最大
单位
pF
pF
pF
pF
kΩ
kΩ
Ω
Ω
Ω
T
ABLE
3. C
ONTROL
F
油膏
T
ABLE
输入
OE
0
1
输出
Q0, Q1
成为HiZ
活跃
83026BMI-01
2
REV 。一2007年10月22日
ICS83026I-01
L
OW
S
KEW
, 1-
TO
-2
D
。微分
-
TO
-LVCMOS / LVTTL F
ANOUT
B
UFFER
T
ABLE
3D. D
。微分
DC
极特
,
V
DD
= 3.3V ± 5%, V
DDO
= 1.71V
TO
3.465V ，T
A
= -40°C
TO
85°C
符号
I
IH
I
IL
V
PP
参数
输入高电流
输入低电平电流
NCLK
CLK
NCLK
CLK
测试条件
V
IN
= V
DD
= 3.465V
V
IN
= V
DD
= 3.465V
V
IN
= 0V, V
DD
= 3.465V
V
IN
= 0V, V
DD
= 3.465V
-150
-5
0.15
1. 3
V
DD
- 0.85
最低
典型
最大
15 0
15 0
单位
A
A
A
A
V
V
峰 - 峰值输入电压;注1
V
CMR
共模输入电压;注2 ， 3
GND + 0.5
注1 ： V
PP
可以超过1.3V ，只要有足够的偏置电平，以保持V
IL
> 0V 。
注2 ：对于单端应用
,
最大输入电压为CLK， NCLK为V
DD
+ 0.3V.
注3 ：共模电压定义为V
IH
.
T
ABLE
4A 。 AC - C
极特
,
V
DD
= 3.3V ± 5%, V
DDO
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
f
最大
t
PD
t
SK （ O）
t
SK （PP）的
t
JIT
t
R
/ t
F
ODC
输出频率
传播延迟;注1
输出偏斜;注2： 4
帕吨至帕吨倾斜;注3，注4
缓冲添加剂相位抖动， RMS ，请参阅
添加剂相位抖动节
输出上升/下降时间
输出占空比
≤ 350MHz的
1.3
1. 9
测试条件
最低
典型
最大
350
2.5
15
900
0.03
20 ％至80％
≤ 66MHz的
67MHz
≤
≤ 166MHz的
15 0
48
45
800
52
55
单位
兆赫
ns
ps
ps
ps
ps
%
%
%
167MHz
≤
≤ 350MHz的
40
60
注1 ：从差分输入交叉点V测量
DDO
输出的/ 2 。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注3 ：定义为偏移在不同的设备输出端在相同的电源电压和与操作之间
同等负载条件。使用同一类型的每个设备上的输入，输出在V测量
DDO
/2.
注4 ：该参数定义符合JEDEC标准6 。
83026BMI-01
4
REV 。一2007年10月22日
ICS83026I-01
L
OW
S
KEW
, 1-
TO
-2
D
。微分
-
TO
-LVCMOS / LVTTL F
ANOUT
B
UFFER
T
ABLE
4B 。 AC - C
极特
,
V
DD
= 3.3V ± 5%, V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
f
最大
t
PD
t
SK （ O）
t
SK （PP）的
t
JIT
t
R
/ t
F
ODC
输出频率
传播延迟;注1
输出偏斜;注2： 4
帕吨至帕吨倾斜;注3，注4
缓冲添加剂相位抖动，
RMS ，请参阅附加相位
抖动节
输出上升/下降时间
输出占空比
≤ 350MHz的
1. 5
2.0
测试条件
最低
典型
最大
350
2.6
15
750
0.03
20 ％至80％
≤ 66MHz的
67MHz
≤
≤ 166MHz的
150
48
46
800
52
54
单位
兆赫
ns
ps
ps
ps
ps
%
%
%
167MHz
≤
≤ 350MHz的
40
60
注1 ：从差分输入交叉点V测量
DDO
输出的/ 2 。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注3 ：定义为偏移在不同的设备输出端在相同的电源电压和与操作之间
同等负载条件。使用同一类型的每个设备上的输入，输出在V测量
DDO
/2.
注4 ：该参数定义符合JEDEC标准65 。
T
ABLE
4C 。 AC - C
极特
,
V
DD
= 3.3V ± 5%, V
DDO
= 1.8V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
f
最大
t
PD
t
SK （ O）
t
SK （PP）的
t
JIT
t
R
/ t
F
ODC
输出频率
传播延迟;注1
输出偏斜;注2： 4
帕吨至帕吨倾斜;注3，注4
缓冲添加剂相位抖动，
RMS ，请参阅附加相位
抖动节
输出上升/下降时间
输出占空比
≤ 350MHz的
1.9
2.5
测试条件
最低
典型
最大
350
3.1
15
600
0.03
20 ％至80％
≤ 66MHz的
67MHz
≤
≤ 166MHz的
200
48
43
900
52
57
单位
兆赫
ns
ps
ps
ps
ps
%
%
%
167MHz
≤
≤ 350MHz的
40
60
注1 ：从差分输入交叉点V测量
DDO
输出的/ 2 。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注3 ：定义为偏移在不同的设备输出端在相同的电源电压和与操作之间
同等负载条件。使用同一类型的每个设备上的输入，输出在V测量
DDO
/2.
注4 ：该参数定义符合JEDEC标准65 。
83026BMI-01
5
REV 。一2007年10月22日
集成
电路
系统公司
ICS83026I-01
L
OW
S
KEW
, 1-
TO
-2
D
。微分
-
TO
-LVCMOS / LVTTL F
ANOUT
B
UFFER
F
EATURES
两个LVCMOS / LVTTL输出
差分CLK ， NCLK输入对
CLK ， NCLK对可以接受以下差异
输入电平： LVPECL ， LVDS ， LVHSTL ， HCSL ， SSTL
最大输出频率： 350MHz的
输出偏斜： 15ps （最大）
部分到部分偏斜： 600 ps的（最大）
附加相位抖动， RMS ： 0.03ps （典型值）
小型8引脚SOIC封装可节省电路板空间
核心3.3V ，3.3V ， 2.5V或1.8V输出工作电源
-40 ° C至85°C的工作环境温度
可在标准和无铅符合RoHS标准
套餐
G
ENERAL
D
ESCRIPTION
该ICS83026I - 01是一种低歪斜， 1至2昼夜温差
髓鞘到LVCMOS / LVTTL扇出缓冲器和
HiPerClockS
在HiPerClockS 系列中的一员
高Perfor曼斯时钟解决方案
ICS 。差分输入可以接受最昼夜温差
髓鞘信号类型（ LVPECL ， LVDS ， LVHSTL ， HCSL和
SSTL ），并转化为两个单端LVCMOS / LVTTL输出
放。小型8引脚SOIC封装占位面积，使该器件非常适用
在有限的电路板空间应用。
IC
S
B
LOCK
D
IAGRAM
P
IN
A
SSIGNMENT
V
DD
CLK
NCLK
OE
1
2
3
4
8
7
6
5
V
DDO
Q0
Q1
GND
Q0
CLK
NCLK
Q1
OE
ICS83026I-01
8引脚SOIC
3.8毫米X 4.8毫米， X 1.47毫米包体
男包
顶视图
V
DD
CLK
NCLK
OE
1
2
3
4
8
7
6
5
V
DDO
Q0
Q1
GND
ICS83026I-01
8引脚TSSOP
4.40毫米X 3.0毫米X 0.925毫米
包体
G封装
顶视图
83026BMI-01
www.icst.com/products/hiperclocks.html
1
REV 。一2006年1月16日
集成
电路
系统公司
ICS83026I-01
L
OW
S
KEW
, 1-
TO
-2
D
。微分
-
TO
-LVCMOS / LVTTL F
ANOUT
B
UFFER
TYPE
描述
正电源引脚。
下拉非INVER婷差分时钟输入。
上拉/
INVER婷差分时钟输入。 V
DD
/ 2时默认悬空。
下拉
输出使能。高电平时，输出使能。低电平时，输出为
上拉
高阻抗状态。 LVCMOS / LVTTL接口电平。
电源接地。
时钟输出。 LVCMOS / LVTTL接口电平。
时钟输出。 LVCMOS / LVTTL接口电平。
输出电源引脚。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1
2
3
4
5
6
7
8
名字
V
DD
CLK
NCLK
OE
GND
Q1
Q0
V
DDO
动力
输入
输入
输入
动力
产量
产量
动力
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
C
PD
R
上拉
R
下拉
R
OUT
参数
输入电容
功率耗散电容
（每路输出）
输入上拉电阻
输入下拉电阻
V
DD
, V
DDO
= 3.3V
输出阻抗
V
DD
= 3.3V, V
DDO
= 2.5V
V
DD
= 3.3V, V
DDO
= 1.8V
V
DD
, V
DDO
= 3.465V
V
DD
= 3.465V, V
DDO
= 2.625V
V
DD
= 3.465V, V
DDO
= 1.95V
51
51
7
8
10
测试条件
最低
典型
4
17
16
15
最大
单位
pF
pF
pF
pF
kΩ
kΩ
Ω
Ω
Ω
T
ABLE
3. C
ONTROL
F
油膏
T
ABLE
输入
OE
0
1
输出
Q0, Q1
成为HiZ
活跃
83026BMI-01
www.icst.com/products/hiperclocks.html
2
REV 。一2006年1月16日
集成
电路
系统公司
ICS83026I-01
L
OW
S
KEW
, 1-
TO
-2
D
。微分
-
TO
-LVCMOS / LVTTL F
ANOUT
B
UFFER
4.6V
-0.5V到V
DD
+ 0.5 V
-0.5V到V
DDO
+ 0.5V
112.7 ℃/ W（ 0 LFPM ）
101.7 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
8引脚SOIC
8引脚TSSOP
贮藏温度，T
英镑
T
ABLE
3A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= 3.3V ± 5%, V
DDO
= 1.71V
TO
3.465V ，T
A
= -40°C
TO
85°C
符号
V
DD
V
DDO
I
DD
I
DDO
参数
正电源电压
输出电源电压
电源电流
输出电源电流
测试条件
最低
3.135
3.135
2.375
1.71
典型
3.3
3.3
2.5
1. 8
最大
3.465
3.465
2.625
1.89
10
3
单位
V
V
V
V
mA
mA
T
ABLE
3B 。 LVCMOS / LVTTL DC
极特
,
V
DD
= 3.3V ± 5%, V
DDO
= 2.375V
TO
3.465V ，T
A
= -40°C
TO
85°C
符号
V
IH
V
IL
I
IH
I
IL
V
OH
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
OE
OE
OE
OE
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V, V
IN
= 0V
V
DDO
= 3.135V
V
DDO
= 2.375V
-150
2.6
1.8
0.5
测试条件
最低
2
-0. 3
典型
最大
V
DD
+ 0.3
0.8
5
单位
V
V
A
A
V
V
V
输出高电压;注1
V
OL
输出低电压;注1
注1 ：输出端接50
Ω
到V
DDO
/ 2 。参见参数测量信息科
"Output负载测试Circuit"图。
T
ABLE
3C 。 LVCMOS / LVTTL DC
极特
,
V
DD
= 3.3V ± 5%, V
DDO
= 1.8V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
IH
V
IL
I
IH
I
IL
V
OH
V
OL
83026BMI-01
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
输出高电压
输出低电压
OE
OE
OE
OE
测试条件
最低
2
-0.3
典型
最大
V
DD
+ 0.3
0.8
5
单位
V
V
A
A
V
V
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V, V
IN
= 0V
I
OH
= -100A
I
OH
= -2mA
I
OL
= 100A
I
OL
= 2毫安
www.icst.com/products/hiperclocks.html
3
-150
V
DDO
- 0.2
V
DDO
- 0.45
0. 2
0.45
V
V
REV 。一2006年1月16日
集成
电路
系统公司
ICS83026I-01
L
OW
S
KEW
, 1-
TO
-2
D
。微分
-
TO
-LVCMOS / LVTTL F
ANOUT
B
UFFER
测试条件
NCLK
CLK
NCLK
CLK
V
IN
= V
DD
= 3.465V
V
IN
= V
DD
= 3.465V
V
IN
= 0V, V
DD
= 3.465V
V
IN
= 0V, V
DD
= 3.465V
-150
-5
0.15
1. 3
V
DD
- 0.85
最低
典型
最大
150
150
单位
A
A
A
A
V
V
T
ABLE
3D. D
。微分
DC
极特
,
V
DD
= 3.3V ± 5%, V
DDO
= 1.71V
TO
3.465V ，T
A
= -40°C
TO
85°C
符号
I
IH
I
IL
V
PP
参数
输入高电流
输入低电平电流
峰 - 峰值输入电压;注1
V
CMR
共模输入电压;注2 ， 3
GND + 0.5
注1 ： V
PP
可以超过1.3V ，只要有足够的偏置电平，以保持V
IL
> 0V 。
注2 ：对于单端应用
,
最大输入电压为CLK， NCLK为V
DD
+ 0.3V.
注3 ：共模电压定义为V
IH
.
T
ABLE
4A 。 AC - C
极特
,
V
DD
= 3.3V ± 5%, V
DDO
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
f
最大
t
PD
t
SK （ O）
t
SK （PP）的
t
JIT
t
R
/ t
F
ODC
输出频率
传播延迟;注1
输出偏斜;注2： 4
帕吨至帕吨倾斜;注3，注4
缓冲添加剂相位抖动， RMS ，请参阅
添加剂相位抖动节
输出上升/下降时间
输出占空比
≤ 350MHz的
1.3
1. 9
测试条件
最低
典型
最大
350
2.5
15
900
0.03
20 ％至80％
≤ 66MHz的
67MHz
≤
≤ 166MHz的
15 0
48
45
800
52
55
单位
兆赫
ns
ps
ps
ps
ps
%
%
%
167MHz
≤
≤ 350MHz的
40
60
注1 ：从差分输入交叉点V测量
DDO
输出的/ 2 。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注3 ：定义为偏移在不同的设备输出端在相同的电源电压和与操作之间
同等负载条件。使用同一类型的每个设备上的输入，输出在V测量
DDO
/2.
注4 ：该参数定义符合JEDEC标准6 。
83026BMI-01
www.icst.com/products/hiperclocks.html
4
REV 。一2006年1月16日
集成
电路
系统公司
ICS83026I-01
L
OW
S
KEW
, 1-
TO
-2
D
。微分
-
TO
-LVCMOS / LVTTL F
ANOUT
B
UFFER
测试条件
≤ 350MHz的
最低
1. 5
典型
2.0
最大
350
2.6
15
750
0.03
20 ％至80％
≤ 66MHz的
67MHz
≤
≤ 166MHz的
150
48
46
800
52
54
单位
兆赫
ns
ps
ps
ps
ps
%
%
%
T
ABLE
4B 。 AC - C
极特
,
V
DD
= 3.3V ± 5%, V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
f
最大
t
PD
t
SK （ O）
t
SK （PP）的
t
JIT
t
R
/ t
F
ODC
输出频率
传播延迟;注1
输出偏斜;注2： 4
帕吨至帕吨倾斜;注3，注4
缓冲添加剂相位抖动，
RMS ，请参阅附加相位
抖动节
输出上升/下降时间
输出占空比
167MHz
≤
≤ 350MHz的
40
60
注1 ：从差分输入交叉点V测量
DDO
输出的/ 2 。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注3 ：定义为偏移在不同的设备输出端在相同的电源电压和与操作之间
同等负载条件。使用同一类型的每个设备上的输入，输出在V测量
DDO
/2.
注4 ：该参数定义符合JEDEC标准65 。
T
ABLE
4C 。 AC - C
极特
,
V
DD
= 3.3V ± 5%, V
DDO
= 1.8V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
f
最大
t
PD
t
SK （ O）
t
SK （PP）的
t
JIT
t
R
/ t
F
ODC
输出频率
传播延迟;注1
输出偏斜;注2： 4
帕吨至帕吨倾斜;注3，注4
缓冲添加剂相位抖动，
RMS ，请参阅附加相位
抖动节
输出上升/下降时间
输出占空比
≤ 350MHz的
1.9
2.5
测试条件
最低
典型
最大
350
3.1
15
600
0.03
20 ％至80％
≤ 66MHz的
67MHz
≤
≤ 166MHz的
200
48
43
900
52
57
单位
兆赫
ns
ps
ps
ps
ps
%
%
%
167MHz
≤
≤ 350MHz的
40
60
注1 ：从差分输入交叉点V测量
DDO
输出的/ 2 。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注3 ：定义为偏移在不同的设备输出端在相同的电源电压和与操作之间
同等负载条件。使用同一类型的每个设备上的输入，输出在V测量
DDO
/2.
注4 ：该参数定义符合JEDEC标准65 。
83026BMI-01
www.icst.com/products/hiperclocks.html
5
REV 。一2006年1月16日
集成
电路
系统公司
ICS83026I-01
L
OW
S
KEW
, 1-
TO
-2
D
。微分
-
TO
-LVCMOS / LVTTL F
ANOUT
B
UFFER
F
EATURES
两个LVCMOS / LVTTL输出
差分CLK ， NCLK输入对
CLK ， NCLK对可以接受以下差异
输入电平： LVPECL ， LVDS ， LVHSTL ， HCSL ， SSTL
最大输出频率： 350MHz的
输出偏斜： 15ps （最大）
部分到部分偏斜： 600 ps的（最大）
附加相位抖动， RMS ： 0.03ps （典型值）
小型8引脚SOIC封装可节省电路板空间
核心3.3V ，3.3V ， 2.5V或1.8V输出工作电源
-40 ° C至85°C的工作环境温度
可在标准和无铅符合RoHS标准
套餐
G
ENERAL
D
ESCRIPTION
该ICS83026I - 01是一种低歪斜， 1至2昼夜温差
髓鞘到LVCMOS / LVTTL扇出缓冲器和
HiPerClockS
在HiPerClockS 系列中的一员
高Perfor曼斯时钟解决方案
ICS 。差分输入可以接受最昼夜温差
髓鞘信号类型（ LVPECL ， LVDS ， LVHSTL ， HCSL和
SSTL ），并转化为两个单端LVCMOS / LVTTL输出
放。小型8引脚SOIC封装占位面积，使该器件非常适用
在有限的电路板空间应用。
IC
S
B
LOCK
D
IAGRAM
P
IN
A
SSIGNMENT
V
DD
CLK
NCLK
OE
1
2
3
4
8
7
6
5
V
DDO
Q0
Q1
GND
Q0
CLK
NCLK
Q1
OE
ICS83026I-01
8引脚SOIC
3.8毫米X 4.8毫米， X 1.47毫米包体
男包
顶视图
V
DD
CLK
NCLK
OE
1
2
3
4
8
7
6
5
V
DDO
Q0
Q1
GND
ICS83026I-01
8引脚TSSOP
4.40毫米X 3.0毫米X 0.925毫米
包体
G封装
顶视图
83026BMI-01
www.icst.com/products/hiperclocks.html
1
REV 。一2006年1月16日
集成
电路
系统公司
ICS83026I-01
L
OW
S
KEW
, 1-
TO
-2
D
。微分
-
TO
-LVCMOS / LVTTL F
ANOUT
B
UFFER
TYPE
描述
正电源引脚。
下拉非INVER婷差分时钟输入。
上拉/
INVER婷差分时钟输入。 V
DD
/ 2时默认悬空。
下拉
输出使能。高电平时，输出使能。低电平时，输出为
上拉
高阻抗状态。 LVCMOS / LVTTL接口电平。
电源接地。
时钟输出。 LVCMOS / LVTTL接口电平。
时钟输出。 LVCMOS / LVTTL接口电平。
输出电源引脚。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1
2
3
4
5
6
7
8
名字
V
DD
CLK
NCLK
OE
GND
Q1
Q0
V
DDO
动力
输入
输入
输入
动力
产量
产量
动力
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
C
PD
R
上拉
R
下拉
R
OUT
参数
输入电容
功率耗散电容
（每路输出）
输入上拉电阻
输入下拉电阻
V
DD
, V
DDO
= 3.3V
输出阻抗
V
DD
= 3.3V, V
DDO
= 2.5V
V
DD
= 3.3V, V
DDO
= 1.8V
V
DD
, V
DDO
= 3.465V
V
DD
= 3.465V, V
DDO
= 2.625V
V
DD
= 3.465V, V
DDO
= 1.95V
51
51
7
8
10
测试条件
最低
典型
4
17
16
15
最大
单位
pF
pF
pF
pF
kΩ
kΩ
Ω
Ω
Ω
T
ABLE
3. C
ONTROL
F
油膏
T
ABLE
输入
OE
0
1
输出
Q0, Q1
成为HiZ
活跃
83026BMI-01
www.icst.com/products/hiperclocks.html
2
REV 。一2006年1月16日
集成
电路
系统公司
ICS83026I-01
L
OW
S
KEW
, 1-
TO
-2
D
。微分
-
TO
-LVCMOS / LVTTL F
ANOUT
B
UFFER
4.6V
-0.5V到V
DD
+ 0.5 V
-0.5V到V
DDO
+ 0.5V
112.7 ℃/ W（ 0 LFPM ）
101.7 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
8引脚SOIC
8引脚TSSOP
贮藏温度，T
英镑
T
ABLE
3A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= 3.3V ± 5%, V
DDO
= 1.71V
TO
3.465V ，T
A
= -40°C
TO
85°C
符号
V
DD
V
DDO
I
DD
I
DDO
参数
正电源电压
输出电源电压
电源电流
输出电源电流
测试条件
最低
3.135
3.135
2.375
1.71
典型
3.3
3.3
2.5
1. 8
最大
3.465
3.465
2.625
1.89
10
3
单位
V
V
V
V
mA
mA
T
ABLE
3B 。 LVCMOS / LVTTL DC
极特
,
V
DD
= 3.3V ± 5%, V
DDO
= 2.375V
TO
3.465V ，T
A
= -40°C
TO
85°C
符号
V
IH
V
IL
I
IH
I
IL
V
OH
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
OE
OE
OE
OE
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V, V
IN
= 0V
V
DDO
= 3.135V
V
DDO
= 2.375V
-150
2.6
1.8
0.5
测试条件
最低
2
-0. 3
典型
最大
V
DD
+ 0.3
0.8
5
单位
V
V
A
A
V
V
V
输出高电压;注1
V
OL
输出低电压;注1
注1 ：输出端接50
Ω
到V
DDO
/ 2 。参见参数测量信息科
"Output负载测试Circuit"图。
T
ABLE
3C 。 LVCMOS / LVTTL DC
极特
,
V
DD
= 3.3V ± 5%, V
DDO
= 1.8V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
IH
V
IL
I
IH
I
IL
V
OH
V
OL
83026BMI-01
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
输出高电压
输出低电压
OE
OE
OE
OE
测试条件
最低
2
-0.3
典型
最大
V
DD
+ 0.3
0.8
5
单位
V
V
A
A
V
V
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V, V
IN
= 0V
I
OH
= -100A
I
OH
= -2mA
I
OL
= 100A
I
OL
= 2毫安
www.icst.com/products/hiperclocks.html
3
-150
V
DDO
- 0.2
V
DDO
- 0.45
0. 2
0.45
V
V
REV 。一2006年1月16日
集成
电路
系统公司
ICS83026I-01
L
OW
S
KEW
, 1-
TO
-2
D
。微分
-
TO
-LVCMOS / LVTTL F
ANOUT
B
UFFER
测试条件
NCLK
CLK
NCLK
CLK
V
IN
= V
DD
= 3.465V
V
IN
= V
DD
= 3.465V
V
IN
= 0V, V
DD
= 3.465V
V
IN
= 0V, V
DD
= 3.465V
-150
-5
0.15
1. 3
V
DD
- 0.85
最低
典型
最大
150
150
单位
A
A
A
A
V
V
T
ABLE
3D. D
。微分
DC
极特
,
V
DD
= 3.3V ± 5%, V
DDO
= 1.71V
TO
3.465V ，T
A
= -40°C
TO
85°C
符号
I
IH
I
IL
V
PP
参数
输入高电流
输入低电平电流
峰 - 峰值输入电压;注1
V
CMR
共模输入电压;注2 ， 3
GND + 0.5
注1 ： V
PP
可以超过1.3V ，只要有足够的偏置电平，以保持V
IL
> 0V 。
注2 ：对于单端应用
,
最大输入电压为CLK， NCLK为V
DD
+ 0.3V.
注3 ：共模电压定义为V
IH
.
T
ABLE
4A 。 AC - C
极特
,
V
DD
= 3.3V ± 5%, V
DDO
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
f
最大
t
PD
t
SK （ O）
t
SK （PP）的
t
JIT
t
R
/ t
F
ODC
输出频率
传播延迟;注1
输出偏斜;注2： 4
帕吨至帕吨倾斜;注3，注4
缓冲添加剂相位抖动， RMS ，请参阅
添加剂相位抖动节
输出上升/下降时间
输出占空比
≤ 350MHz的
1.3
1. 9
测试条件
最低
典型
最大
350
2.5
15
900
0.03
20 ％至80％
≤ 66MHz的
67MHz
≤
≤ 166MHz的
15 0
48
45
800
52
55
单位
兆赫
ns
ps
ps
ps
ps
%
%
%
167MHz
≤
≤ 350MHz的
40
60
注1 ：从差分输入交叉点V测量
DDO
输出的/ 2 。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注3 ：定义为偏移在不同的设备输出端在相同的电源电压和与操作之间
同等负载条件。使用同一类型的每个设备上的输入，输出在V测量
DDO
/2.
注4 ：该参数定义符合JEDEC标准6 。
83026BMI-01
www.icst.com/products/hiperclocks.html
4
REV 。一2006年1月16日
集成
电路
系统公司
ICS83026I-01
L
OW
S
KEW
, 1-
TO
-2
D
。微分
-
TO
-LVCMOS / LVTTL F
ANOUT
B
UFFER
测试条件
≤ 350MHz的
最低
1. 5
典型
2.0
最大
350
2.6
15
750
0.03
20 ％至80％
≤ 66MHz的
67MHz
≤
≤ 166MHz的
150
48
46
800
52
54
单位
兆赫
ns
ps
ps
ps
ps
%
%
%
T
ABLE
4B 。 AC - C
极特
,
V
DD
= 3.3V ± 5%, V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
f
最大
t
PD
t
SK （ O）
t
SK （PP）的
t
JIT
t
R
/ t
F
ODC
输出频率
传播延迟;注1
输出偏斜;注2： 4
帕吨至帕吨倾斜;注3，注4
缓冲添加剂相位抖动，
RMS ，请参阅附加相位
抖动节
输出上升/下降时间
输出占空比
167MHz
≤
≤ 350MHz的
40
60
注1 ：从差分输入交叉点V测量
DDO
输出的/ 2 。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注3 ：定义为偏移在不同的设备输出端在相同的电源电压和与操作之间
同等负载条件。使用同一类型的每个设备上的输入，输出在V测量
DDO
/2.
注4 ：该参数定义符合JEDEC标准65 。
T
ABLE
4C 。 AC - C
极特
,
V
DD
= 3.3V ± 5%, V
DDO
= 1.8V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
f
最大
t
PD
t
SK （ O）
t
SK （PP）的
t
JIT
t
R
/ t
F
ODC
输出频率
传播延迟;注1
输出偏斜;注2： 4
帕吨至帕吨倾斜;注3，注4
缓冲添加剂相位抖动，
RMS ，请参阅附加相位
抖动节
输出上升/下降时间
输出占空比
≤ 350MHz的
1.9
2.5
测试条件
最低
典型
最大
350
3.1
15
600
0.03
20 ％至80％
≤ 66MHz的
67MHz
≤
≤ 166MHz的
200
48
43
900
52
57
单位
兆赫
ns
ps
ps
ps
ps
%
%
%
167MHz
≤
≤ 350MHz的
40
60
注1 ：从差分输入交叉点V测量
DDO
输出的/ 2 。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注3 ：定义为偏移在不同的设备输出端在相同的电源电压和与操作之间
同等负载条件。使用同一类型的每个设备上的输入，输出在V测量
DDO
/2.
注4 ：该参数定义符合JEDEC标准65 。
83026BMI-01
www.icst.com/products/hiperclocks.html
5
REV 。一2006年1月16日
QQ：2880707522 复制
