集成
电路
系统公司
ICS83021I
1-
TO
-1
2.5V ， 3.3V
。微分
-
TO
-LVCMOS / LVTTL牛逼
ranslator
F
EATURES
1 LVCMOS / LVTTL输出
差分CLK ， NCLK输入对
CLK ， NCLK对可以接受以下差异
输入电平： LVPECL ， LVDS ， LVHSTL ， HCSL ， SSTL
最大输出频率： 350MHz的（典型值）
部分到部分歪斜： 500PS （最大值）
小型8引脚SOIC封装可节省电路板空间
全3.3V ， 2.5V工作电源
-40 ° C至85°C的工作环境温度
引脚对引脚兼容MC100EPT21
G
ENERAL
D
ESCRIPTION
吨他ICS 8 3 021I赛1 - -1差分至
LVCMOS / LVTTL翻译及的一员
HiPerClockS
HiPerClockS 系列高Perfor的曼斯
从ICS时钟解决方案。差分输入
具有高度的灵活性，并可以接受以下
输入类型： LVPECL ， LVDS ， LVHSTL ， SSTL和HCSL 。该
小型8引脚SOIC封装占位面积，使该器件非常适合用于
应用有限的电路板空间。
ICS
B
LOCK
D
IAGRAM
CLK
NCLK
Q0
P
IN
A
SSIGNMENT
nc
CLK
NCLK
nc
1
2
3
4
8
7
6
5
V
DD
Q0
nc
GND
ICS83021I
8引脚SOIC
3.8毫米X 4.8毫米， X 1.47毫米包体
男包
顶视图
83021AMI
www.icst.com/products/hiperclocks.html
1
REV 。 B二○○四年六月三十日
集成
电路
系统公司
ICS83021I
1-
TO
-1
2.5V 3.3V
。微分
-
TO
-LVCMOS / LVTTL牛逼
ranslator
TYPE
未使用
输入
输入
动力
产量
动力
上拉
描述
无连接。
下拉非INVER婷差分时钟输入。
INVER婷差分时钟输入。
电源接地。
单时钟输出。 LVCMOS / LVTTL接口电平。
正电源引脚。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 4, 6
2
3
5
7
8
名字
nc
CLK
NCLK
GND
Q0
V
DD
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
C
PD
R
上拉
R
下拉
R
OUT
参数
输入电容
功率耗散电容
（每路输出）
输入上拉电阻
输入下拉电阻
输出阻抗
5
测试条件
最低
典型
4
V
DD
= 3.6V
23
51
51
7
12
最大
单位
pF
pF
K
K
83021AMI
www.icst.com/products/hiperclocks.html
2
REV 。 B二○○四年六月三十日
集成
电路
系统公司
ICS83021I
1-
TO
-1
2.5V ， 3.3V
。微分
-
TO
-LVCMOS / LVTTL牛逼
ranslator
4.6V
-0.5V到V
DD
+ 0.5 V
-0.5V到V
DD
+ 0.5V
112.7 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
3A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= 3.3V ± 0.3V或2.5V ± 5 ％ ，T
A
= -40°C
TO
85°C
符号
V
DD
I
DD
参数
正电源电压
电源电流
测试条件
最低
3.0
2.375
典型
3.3
2.5
最大
3.6
2.625
20
单位
V
V
mA
T
ABLE
3BC 。 LVCMOS / LVTTL DC
极特
,
V
DD
= 3.3V ± 0.3V或2.5V ± 5 ％ ，T
A
= -40°C
TO
85°C
符号
V
OH
参数
输出高电压;注1
测试条件
V
DD
= 3.6V
V
DD
= 2.625V
最低
2.6
1.8
典型
最大
单位
V
V
V
V
OL
输出低电压;注1
0.5
注1 ：输出端接50
到V
DD
/ 2 。参见参数测量信息，输出负载测试电路
图。
T
ABLE
3C 。
。微分
DC
极特
,
V
DD
= 3.3V ± 0.3V或2.5V ± 5 ％ ，T
A
= -40°C
TO
85°C
符号
I
IH
I
IL
V
PP
参数
输入高电流
输入低电平电流
NCLK
CLK
NCLK
CLK
测试条件
V
IN
= V
DD
= 3.6V或2.625V
V
IN
= V
DD
= 3.6V或2.625V
V
IN
= 0V, V
DD
= 3.6V或2.625V
V
IN
= 0V, V
DD
= 3.6V或2.625V
-150
-5
1.3
V
DD
- 0.85
最低
典型
最大
5
150
单位
A
A
A
A
V
V
峰 - 峰值输入电压
0.15
共模输入电压;
V
CMR
GND + 0.5
注1,2
注1 ：对于单端应用
,
最大输入电压为CLK， NCLK为V
DD
+ 0.3V.
注2 ：共模电压定义为V
IH
.
83021AMI
www.icst.com/products/hiperclocks.html
3
REV 。 B二○○四年六月三十日
集成
电路
系统公司
ICS83021I
1-
TO
-1
2.5V 3.3V
。微分
-
TO
-LVCMOS / LVTTL牛逼
ranslator
测试条件
≤ 350MHz的
0.8V至2V
≤ 166MHz的
最低
1.7
100
45
典型
350
2.0
250
50
2.3
500
400
55
最大
单位
兆赫
ns
ps
ps
%
%
T
ABLE
4A 。 AC - C
极特
,
V
DD
= 3.3V ± 0.3V ，T
A
= -40°C
TO
85°C
符号参数
f
最大
t
PD
输出频率
传播延迟，注1
帕吨至帕吨倾斜;注2 ， 3
输出上升/下降时间
输出占空比
t
SK （PP）的
t
R
/ t
F
ODC
166MHz的<
≤
350MHz
40
50
60
在f测量所有参数
最大
除非另有说明。
注1：从差分输入交叉点到输出在V
DD
/2.
注2 ：定义为扭曲在不同的设备输出，在相同的电源电压下工作的
并且以相同的负载条件。使用同一类型的每个设备上的输入，输出在V测量
DD
/2.
注3 ：此参数定义符合JEDEC标准65 。
T
ABLE
4B 。 AC - C
极特
,
V
DD
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
f
最大
t
PD
输出频率
传播延迟，注1
帕吨至帕吨倾斜;注2 ， 3
输出上升/下降时间
输出占空比
20 ％至80％
≤ 250MHz的
250
45
50
≤ 350MHz的
1.9
测试条件
最低
典型
350
2.2
2.5
500
550
55
最大
单位
兆赫
ns
ps
ps
%
%
t
SK （PP）的
t
R
/ t
F
ODC
250MHz的<
≤
350MHz
40
50
60
在f测量所有参数
最大
除非另有说明。
注1：从差分输入交叉点到输出在V
DD
/2.
注2 ：定义为扭曲在不同的设备输出，在相同的电源电压下工作的
并且以相同的负载条件。使用同一类型的每个设备上的输入，输出在V测量
DD
/2.
注3 ：此参数定义符合JEDEC标准65 。
83021AMI
www.icst.com/products/hiperclocks.html
4
REV 。 B二○○四年六月三十日
集成
电路
系统公司
ICS83021I
1-
TO
-1
2.5V ， 3.3V
。微分
-
TO
-LVCMOS / LVTTL牛逼
ranslator
P
ARAMETER
M
EASUREMENT
I
载文信息
1.65V ± 0.15V
1.25V ± 5%
V
DD
Qx
范围
V
DD
范围
Qx
LVCMOS
GND
LVCMOS
GND
-1.65V ± 0.15V
-1.25V ± 5%
3.3V
安输出
L
OAD
AC牛逼
美东时间
C
IRCUIT
V
DD
2.5V
安输出
L
OAD
AC牛逼
美东时间
C
IRCUIT
第1部分
Qx
V
DD
2
NCLK
V
CLK
PP
交叉点
V
第2部分
CMR
V
DD
Qy
2
t
SK （PP）的
GND
D
。微分
I
NPUT
L
伊维尔基尼
NCLK
CLK
P
艺术
-
TO
-P
艺术
S
KEW
V
Q0
脉冲宽度
t
DD
2
Q0
V
DD
2
t
期
PD
ODC =
t
PW
t
期
P
ROPAGATION
D
ELAY
O
安输出
D
UTY
C
YCLE
/P
ULSE
W
ID
/P
ERIOD
2V
0.8V
t
R
2V
0.8V
t
F
20%
80%
80%
20%
时钟
输出
时钟
输出
t
R
t
F
3.3V
安输出
R
ISE
/F
所有
T
IME
83021AMI
2.5V
安输出
R
ISE
/F
所有
T
IME
www.icst.com/products/hiperclocks.html
5
REV 。 B二○○四年六月三十日
集成
电路
系统公司
ICS83021I
1-
TO
-1
2.5V ， 3.3V
。微分
-
TO
-LVCMOS / LVTTL牛逼
ranslator
F
EATURES
一路LVCMOS / LVTTL输出
差分CLK ， NCLK输入对
CLK ， NCLK对可以接受以下差异
输入电平： LVPECL ， LVDS ， LVHSTL ， HCSL ， SSTL
最大输出频率： 350MHz的（典型值）
部分到部分歪斜： 500PS （最大值）
附加相位抖动， RMS ： 0.21ps （典型值） ， 3.3V输出
小型8引脚SOIC封装可节省电路板空间
全3.3V ， 2.5V工作电源
-40 ° C至85°C的工作环境温度
可在标准和无铅符合RoHS标准
套餐
G
ENERAL
D
ESCRIPTION
吨他ICS 8 3 021I赛1 - -1差分至
LVCMOS / LVTTL翻译和成员
HiPerClockS
在HiPerClockS 系列高Perfor-的
曼斯时钟解决方案，从ICS 。存在差
无穷区间输入是高度灵活的，可以接受的
以下输入类型： LVPECL ， LVDS ， LVHSTL ， SSTL和
HCSL 。小型8引脚SOIC封装占位面积，使该装置
非常适合在有限的电路板空间应用。
IC
S
B
LOCK
D
IAGRAM
CLK
NCLK
Q0
P
IN
A
SSIGNMENT
nc
CLK
NCLK
nc
1
2
3
4
8
7
6
5
V
DD
Q0
nc
GND
ICS83021I
8引脚SOIC
3.8毫米X 4.8毫米， X 1.47毫米包体
男包
顶视图
83021AMI
www.icst.com/products/hiperclocks.html
1
REV 。 2005年12月12日
集成
电路
系统公司
ICS83021I
1-
TO
-1
2.5V 3.3V
。微分
-
TO
-LVCMOS / LVTTL牛逼
ranslator
TYPE
未使用
输入
输入
动力
产量
动力
上拉
描述
无连接。
下拉非INVER婷差分时钟输入。
INVER婷差分时钟输入。
电源接地。
单时钟输出。 LVCMOS / LVTTL接口电平。
正电源引脚。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 4, 6
2
3
5
7
8
名字
nc
CLK
NCLK
GN
Q0
V
DD
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
C
PD
R
上拉
R
下拉
R
OUT
参数
输入电容
功率耗散电容
（每路输出）
输入上拉电阻
输入下拉电阻
输出阻抗
5
测试条件
最低
典型
4
V
DD
= 3.6V
23
51
51
7
12
最大
单位
pF
pF
kΩ
kΩ
Ω
83021AMI
www.icst.com/products/hiperclocks.html
2
REV 。 2005年12月12日
集成
电路
系统公司
ICS83021I
1-
TO
-1
2.5V ， 3.3V
。微分
-
TO
-LVCMOS / LVTTL牛逼
ranslator
4.6V
-0.5V到V
DD
+ 0.5 V
-0.5V到V
DD
+ 0.5V
112.7 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
3A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= 3.3V ± 0.3V或2.5V ± 5 ％ ，T
A
= -40°C
TO
85°C
符号
V
DD
I
DD
参数
正电源电压
电源电流
测试条件
最低
3.0
2.375
典型
3.3
2.5
最大
3.6
2.625
20
单位
V
V
mA
T
ABLE
3BC 。 LVCMOS / LVTTL DC
极特
,
V
DD
= 3.3V ± 0.3V或2.5V ± 5 ％ ，T
A
= -40°C
TO
85°C
符号
V
OH
参数
输出高电压;注1
测试条件
V
DD
= 3.6V
V
DD
= 2.625V
最低
2.6
1.8
典型
最大
单位
V
V
V
输出低电压;注1
0.5
V
OL
注1 ：输出端接50
Ω
到V
DD
/ 2 。参见参数测量信息，输出负载测试电路
图。
T
ABLE
3C 。
。微分
DC
极特
,
V
DD
= 3.3V ± 0.3V或2.5V ± 5 ％ ，T
A
= -40°C
TO
85°C
符号
I
IH
I
IL
V
PP
参数
输入高电流
输入低电平电流
NCLK
CLK
NCLK
CLK
测试条件
V
IN
= V
DD
= 3.6V或2.625V
V
IN
= V
DD
= 3.6V或2.625V
V
IN
= 0V, V
DD
= 3.6V或2.625V
V
IN
= 0V, V
DD
= 3.6V或2.625V
-150
-5
1.3
V
DD
- 0.85
最低
典型
最大
5
150
单位
A
A
A
A
V
V
峰 - 峰值输入电压
0.15
共模输入电压;
GND + 0.5
V
CMR
注1,2
注1 ：对于单端应用
,
最大输入电压为CLK， NCLK为V
DD
+ 0.3V.
注2 ：共模电压定义为V
IH
.
83021AMI
www.icst.com/products/hiperclocks.html
3
REV 。 2005年12月12日
集成
电路
系统公司
ICS83021I
1-
TO
-1
2.5V 3.3V
。微分
-
TO
-LVCMOS / LVTTL牛逼
ranslator
测试条件
≤ 350MHz的
为100MHz ，集成范围
(637kHz-10MHz)
0.8V至2V
≤ 166MHz的
最低
1.7
典型
350
2. 0
2.3
500
0.21
10 0
45
250
50
400
55
最大
单位
兆赫
ns
ps
ps
ps
%
%
T
ABLE
4A 。 AC - C
极特
,
V
DD
= 3.3V ± 0.3V ，T
A
= -40°C
TO
85°C
符号参数
f
最大
t
PD
t
SK （PP）的
t
JIT
t
R
/ t
F
ODC
输出频率
传播延迟，注1
帕吨至帕吨倾斜;注2 ， 3
缓冲添加剂相位抖动， RMS ;
参考相加相位抖动节
输出上升/下降时间
输出占空比
166MHz的<
≤
350MHz
40
50
60
在f测量所有参数
最大
除非另有说明。
注1：从差分输入交叉点到输出在V
DD
/2.
注2 ：定义为扭曲在不同的设备输出，在相同的电源电压下工作的
并且以相同的负载条件。使用同一类型的每个设备上的输入，输出在V测量
DD
/2.
注3 ：此参数定义符合JEDEC标准65 。
T
ABLE
4B 。 AC - C
极特
,
V
DD
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
f
最大
t
PD
t
SK （PP）的
t
JIT
t
R
/ t
F
ODC
输出频率
传播延迟，注1
帕吨至帕吨倾斜;注2 ， 3
缓冲添加剂相位抖动， RMS ;
参考相加相位抖动节
输出上升/下降时间
输出占空比
≤ 350MHz的
为100MHz ，集成范围
(637kHz-10MHz)
20 ％至80％
≤ 250MHz的
1.9
测试条件
最低
典型
350
2.2
2.5
500
0.21
250
45
50
550
55
最大
单位
兆赫
ns
ps
ps
ps
%
%
250MHz的<
≤
350MHz
40
50
60
在f测量所有参数
最大
除非另有说明。
注1：从差分输入交叉点到输出在V
DD
/2.
注2 ：定义为扭曲在不同的设备输出，在相同的电源电压下工作的
并且以相同的负载条件。使用同一类型的每个设备上的输入，输出在V测量
DD
/2.
注3 ：此参数定义符合JEDEC标准65 。
83021AMI
www.icst.com/products/hiperclocks.html
4
REV 。 2005年12月12日
集成
电路
系统公司
ICS83021I
1-
TO
-1
2.5V ， 3.3V
。微分
-
TO
-LVCMOS / LVTTL牛逼
ranslator
A
DDITIVE
P
HASE
J
伊特尔
在一个特定的频带内的频谱纯度从偏移
根本相比，根本的力量
叫
dBc的相位噪声。
此值通常表示
采用相位噪声图，是最常见的情节规定
在许多应用中。相位噪声定义为比值
目前噪声功率在1Hz的乐队在指定的偏移量
从基频到的功率值
根本。这个比率表示为分贝（ dBm的）或一
0
-10
-20
-30
-40
-50
-60
在赫兹频带中的功率，以在基波的功率比
精神。当要求的偏移量被指定时，相位噪声
被称为
dBc的
值，这仅仅意味着dBm的在指定的
从根本上偏移。通过在频调查抖动
昆西领域，我们得到一个更好的理解它的影响
在以上的整个时间记录所希望的应用
信号。这在数学上是可以计算的预期
误码率给予了相位噪声的情节。
添加剂相位抖动
@ 100MHz的
（ 12kHz至20MHz ）
= 0.21ps典型
SSB P
HASE
N
OISE
dBc的/ H
Z
-70
-80
-90
-100
-110
-120
-130
-140
-150
-160
-170
-180
-190
1k
10k
100k
1M
10M
100M
O
FFSET
F
只读存储器
C
ARRIER
F
Characteristic低频
(H
Z
)
与大多数时序规范，相位噪声测量
ments有问题。主要问题涉及到的局限性
该设备的系统蒸发散。设备经常噪声基底
比设备的本底噪声较高。这是示出了
以上。该器件满足所显示的本底噪声，但
实际上可以更低。相位噪声是依赖于
输入信号源和测量设备。
83021AMI
www.icst.com/products/hiperclocks.html
5
REV 。 2005年12月12日
集成
电路
系统公司
ICS83021I
1-
TO
-1
2.5V ， 3.3V
。微分
-
TO
-LVCMOS / LVTTL牛逼
ranslator
F
EATURES
一路LVCMOS / LVTTL输出
差分CLK ， NCLK输入对
CLK ， NCLK对可以接受以下差异
输入电平： LVPECL ， LVDS ， LVHSTL ， HCSL ， SSTL
最大输出频率： 350MHz的（典型值）
部分到部分歪斜： 500PS （最大值）
附加相位抖动， RMS ： 0.21ps （典型值） ， 3.3V输出
小型8引脚SOIC封装可节省电路板空间
全3.3V ， 2.5V工作电源
-40 ° C至85°C的工作环境温度
可在标准和无铅符合RoHS标准
套餐
G
ENERAL
D
ESCRIPTION
吨他ICS 8 3 021I赛1 - -1差分至
LVCMOS / LVTTL翻译和成员
HiPerClockS
在HiPerClockS 系列高Perfor-的
曼斯时钟解决方案，从ICS 。存在差
无穷区间输入是高度灵活的，可以接受的
以下输入类型： LVPECL ， LVDS ， LVHSTL ， SSTL和
HCSL 。小型8引脚SOIC封装占位面积，使该装置
非常适合在有限的电路板空间应用。
IC
S
B
LOCK
D
IAGRAM
CLK
NCLK
Q0
P
IN
A
SSIGNMENT
nc
CLK
NCLK
nc
1
2
3
4
8
7
6
5
V
DD
Q0
nc
GND
ICS83021I
8引脚SOIC
3.8毫米X 4.8毫米， X 1.47毫米包体
男包
顶视图
83021AMI
www.icst.com/products/hiperclocks.html
1
REV 。 2005年12月12日
集成
电路
系统公司
ICS83021I
1-
TO
-1
2.5V 3.3V
。微分
-
TO
-LVCMOS / LVTTL牛逼
ranslator
TYPE
未使用
输入
输入
动力
产量
动力
上拉
描述
无连接。
下拉非INVER婷差分时钟输入。
INVER婷差分时钟输入。
电源接地。
单时钟输出。 LVCMOS / LVTTL接口电平。
正电源引脚。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 4, 6
2
3
5
7
8
名字
nc
CLK
NCLK
GN
Q0
V
DD
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
C
PD
R
上拉
R
下拉
R
OUT
参数
输入电容
功率耗散电容
（每路输出）
输入上拉电阻
输入下拉电阻
输出阻抗
5
测试条件
最低
典型
4
V
DD
= 3.6V
23
51
51
7
12
最大
单位
pF
pF
kΩ
kΩ
Ω
83021AMI
www.icst.com/products/hiperclocks.html
2
REV 。 2005年12月12日
集成
电路
系统公司
ICS83021I
1-
TO
-1
2.5V ， 3.3V
。微分
-
TO
-LVCMOS / LVTTL牛逼
ranslator
4.6V
-0.5V到V
DD
+ 0.5 V
-0.5V到V
DD
+ 0.5V
112.7 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
3A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= 3.3V ± 0.3V或2.5V ± 5 ％ ，T
A
= -40°C
TO
85°C
符号
V
DD
I
DD
参数
正电源电压
电源电流
测试条件
最低
3.0
2.375
典型
3.3
2.5
最大
3.6
2.625
20
单位
V
V
mA
T
ABLE
3BC 。 LVCMOS / LVTTL DC
极特
,
V
DD
= 3.3V ± 0.3V或2.5V ± 5 ％ ，T
A
= -40°C
TO
85°C
符号
V
OH
参数
输出高电压;注1
测试条件
V
DD
= 3.6V
V
DD
= 2.625V
最低
2.6
1.8
典型
最大
单位
V
V
V
输出低电压;注1
0.5
V
OL
注1 ：输出端接50
Ω
到V
DD
/ 2 。参见参数测量信息，输出负载测试电路
图。
T
ABLE
3C 。
。微分
DC
极特
,
V
DD
= 3.3V ± 0.3V或2.5V ± 5 ％ ，T
A
= -40°C
TO
85°C
符号
I
IH
I
IL
V
PP
参数
输入高电流
输入低电平电流
NCLK
CLK
NCLK
CLK
测试条件
V
IN
= V
DD
= 3.6V或2.625V
V
IN
= V
DD
= 3.6V或2.625V
V
IN
= 0V, V
DD
= 3.6V或2.625V
V
IN
= 0V, V
DD
= 3.6V或2.625V
-150
-5
1.3
V
DD
- 0.85
最低
典型
最大
5
150
单位
A
A
A
A
V
V
峰 - 峰值输入电压
0.15
共模输入电压;
GND + 0.5
V
CMR
注1,2
注1 ：对于单端应用
,
最大输入电压为CLK， NCLK为V
DD
+ 0.3V.
注2 ：共模电压定义为V
IH
.
83021AMI
www.icst.com/products/hiperclocks.html
3
REV 。 2005年12月12日
集成
电路
系统公司
ICS83021I
1-
TO
-1
2.5V 3.3V
。微分
-
TO
-LVCMOS / LVTTL牛逼
ranslator
测试条件
≤ 350MHz的
为100MHz ，集成范围
(637kHz-10MHz)
0.8V至2V
≤ 166MHz的
最低
1.7
典型
350
2. 0
2.3
500
0.21
10 0
45
250
50
400
55
最大
单位
兆赫
ns
ps
ps
ps
%
%
T
ABLE
4A 。 AC - C
极特
,
V
DD
= 3.3V ± 0.3V ，T
A
= -40°C
TO
85°C
符号参数
f
最大
t
PD
t
SK （PP）的
t
JIT
t
R
/ t
F
ODC
输出频率
传播延迟，注1
帕吨至帕吨倾斜;注2 ， 3
缓冲添加剂相位抖动， RMS ;
参考相加相位抖动节
输出上升/下降时间
输出占空比
166MHz的<
≤
350MHz
40
50
60
在f测量所有参数
最大
除非另有说明。
注1：从差分输入交叉点到输出在V
DD
/2.
注2 ：定义为扭曲在不同的设备输出，在相同的电源电压下工作的
并且以相同的负载条件。使用同一类型的每个设备上的输入，输出在V测量
DD
/2.
注3 ：此参数定义符合JEDEC标准65 。
T
ABLE
4B 。 AC - C
极特
,
V
DD
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
f
最大
t
PD
t
SK （PP）的
t
JIT
t
R
/ t
F
ODC
输出频率
传播延迟，注1
帕吨至帕吨倾斜;注2 ， 3
缓冲添加剂相位抖动， RMS ;
参考相加相位抖动节
输出上升/下降时间
输出占空比
≤ 350MHz的
为100MHz ，集成范围
(637kHz-10MHz)
20 ％至80％
≤ 250MHz的
1.9
测试条件
最低
典型
350
2.2
2.5
500
0.21
250
45
50
550
55
最大
单位
兆赫
ns
ps
ps
ps
%
%
250MHz的<
≤
350MHz
40
50
60
在f测量所有参数
最大
除非另有说明。
注1：从差分输入交叉点到输出在V
DD
/2.
注2 ：定义为扭曲在不同的设备输出，在相同的电源电压下工作的
并且以相同的负载条件。使用同一类型的每个设备上的输入，输出在V测量
DD
/2.
注3 ：此参数定义符合JEDEC标准65 。
83021AMI
www.icst.com/products/hiperclocks.html
4
REV 。 2005年12月12日
集成
电路
系统公司
ICS83021I
1-
TO
-1
2.5V ， 3.3V
。微分
-
TO
-LVCMOS / LVTTL牛逼
ranslator
A
DDITIVE
P
HASE
J
伊特尔
在一个特定的频带内的频谱纯度从偏移
根本相比，根本的力量
叫
dBc的相位噪声。
此值通常表示
采用相位噪声图，是最常见的情节规定
在许多应用中。相位噪声定义为比值
目前噪声功率在1Hz的乐队在指定的偏移量
从基频到的功率值
根本。这个比率表示为分贝（ dBm的）或一
0
-10
-20
-30
-40
-50
-60
在赫兹频带中的功率，以在基波的功率比
精神。当要求的偏移量被指定时，相位噪声
被称为
dBc的
值，这仅仅意味着dBm的在指定的
从根本上偏移。通过在频调查抖动
昆西领域，我们得到一个更好的理解它的影响
在以上的整个时间记录所希望的应用
信号。这在数学上是可以计算的预期
误码率给予了相位噪声的情节。
添加剂相位抖动
@ 100MHz的
（ 12kHz至20MHz ）
= 0.21ps典型
SSB P
HASE
N
OISE
dBc的/ H
Z
-70
-80
-90
-100
-110
-120
-130
-140
-150
-160
-170
-180
-190
1k
10k
100k
1M
10M
100M
O
FFSET
F
只读存储器
C
ARRIER
F
Characteristic低频
(H
Z
)
与大多数时序规范，相位噪声测量
ments有问题。主要问题涉及到的局限性
该设备的系统蒸发散。设备经常噪声基底
比设备的本底噪声较高。这是示出了
以上。该器件满足所显示的本底噪声，但
实际上可以更低。相位噪声是依赖于
输入信号源和测量设备。
83021AMI
www.icst.com/products/hiperclocks.html
5
REV 。 2005年12月12日
QQ：2880707522 复制
