集成
电路
系统公司
ICS81006I
VCXO-
TO
-6 LVCMOS
UTPUTS
F
EATURES
六LVCMOS / LVTTL输出，标称20Ω
输出阻抗
输出Q5可以被选择用于÷ 1或÷2频率相对
晶体频率
输出频率范围： 12MHz的40MHz的
晶体提拉范围： ±为90ppm （典型值）
同步输出使能在高阻态输出的地方
芯片上的VIN滤波器来抑制VCXO的噪声调制
V
DD
/V
DDO
组合
3.3V/3.3V
3.3V/2.5V
3.3V/1.8V
2.5V/2.5V
2.5V/1.8V
采用4mm x 4mm 20引脚VFQFN封装，非常适合空间
受限的设计
-40 ° C至85°C的工作环境温度
可在标准和无铅符合RoHS标准
套餐
G
ENERAL
D
ESCRIPTION
该ICS81006I是一款高性能，低
抖动/低相位噪声压控石英振荡器和一个
HiPerClockS
在HiPerClockS 系列高成员
从ICS性能的时钟解决方案。该
ICS81006I一起工作以
可牵引的晶体，以产生输出时钟在
范围为12MHz - 40MHz的，并有6个LVCMOS输出，
有效地整合了扇出缓冲器的功能。
IC
S
压控振荡器的频率是由VC控制调整
电压输入。输出范围为周围的± 100ppm的
标称晶振频率。在VC控制电压范围
0 - V
DD
。该装置被装在一个小的4mm x 4mm
VFQFN封装，非常适合对空间的使用
约束板通常遇到的ADSL /
VDSL的应用程序。
B
LOCK
D
IAGRAM
OE0
（拉）
P
IN
A
SSIGNMENT
GND
V
DDO
OE0
SYNC
Q0
Q0
VC
LP滤波器
XTAL_IN
XTAL_OUT
1
2
3
4
5
20 19 18 17 16
15
14
13
12
6
OE1
Q1
GND
Q2
V
DDO
Q3
GND
Q1
XTAL_IN
V
DD
VC
VCXO
Q2
XTAL_OUT
Q3
DIV_SEL_Q5
7
GND
8
Q5
9
V
DDO
11
10
Q4
ICS81006I
Q4
20引脚VFQFN
采用4mm x 4mm X 0.95包体
套餐
顶视图
0: ÷1
1: ÷2
DIV_SEL_Q5
（下拉）
Q5
OE1
（拉）
SYNC
www.icst.com/products/hiperclocks.html
1
81006AKI
REV 。一2006年1月19日
集成
电路
系统公司
ICS81006I
VCXO-
TO
-6 LVCMOS
UTPUTS
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 2
3
4
名字
XTAL_IN ，
XTAL_OUT
V
DD
VC
TYPE
输入
动力
输入
描述
晶体振荡器接口。 XTAL_IN是输入。
XTAL_OUT是输出。
核心供电引脚。
控制电压输入。
输出分频器选择引脚为Q5输出。当低， ÷ 1 。当高，
5
DIV_SEL_Q5输入下拉
÷2 ， LVCMOS / LVTTL接口电平。
输出使能引脚。当HIGH ， Q5输出使能。
6
OE1
输入
上拉
当低，迫使Q5为HiZ状态。 LVCMOS / LVTTL接口电平。
7, 11, 15, 19
GND
动力
电源接地。
8, 10, 12,
Q5, Q4, Q3,
单端时钟输出。 LVCMOS / LVTTL接口电平。
产量
14, 16, 18
Q2, Q1, Q0
15
Ω
典型的输出阻抗。
9, 13, 17
V
DDO
动力
输出电源引脚。
输出使能引脚。当HIGH ， Q0 ： Q4输出功能。当
20
OE0
输入
上拉
低，力量Q0 ： Q4为HiZ状态。 LVCMOS / LVTTL接口电平。
注意：
上拉
和
下拉
指的是内部的输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
参数
输入电容
OE0 ， OE1
V
DD
= V
DDO
= 3.465V
C
PD
功率耗散电容
V
DD
= 3.465V或2.625V ，
V
DDO
= 2.625V
V
DD
= 3.465V或2.625V ，
V
DDO
= 2V
R
上拉
R
下拉
R
OUT
输入上拉电阻
输入下拉电阻
V
DDO
= 3.3V
输出阻抗
V
DDO
= 2.5V
V
DDO
= 1.8V
51
51
20
25
38
测试条件
最低
典型
4
3
4
6
最大
单位
pF
pF
pF
pF
kΩ
kΩ
Ω
Ω
Ω
81006AKI
www.icst.com/products/hiperclocks.html
2
REV 。一2006年1月19日
集成
电路
系统公司
ICS81006I
VCXO-
TO
-6 LVCMOS
UTPUTS
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
4.6V
-0.5V到V
DD
+ 0.5 V
-0.5V到V
DD
+ 0.5V
38.5 ℃/ W（ 0 MPS ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
T
ABLE
3A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 3.3V ± 5 ％ = 2.5V ± 5 ％ = 1.8V ± 0.2V ，T
A
= -40°C
TO
85°C
符号
V
DD
V
DDO
I
DD
I
DDO
参数
核心供电电压
输出电源电压
电源电流
输出电源电流
测试条件
最低
3.135
3.135
2.375
1.6
典型
3.3
3.3
2.5
1.8
最大
3.465
3.465
2.625
2.0
50
20
单位
V
V
V
V
mA
mA
T
ABLE
3B 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= 2.5V±5%, V
DDO
= 2.5V ± 5 ％ = 1.8V ± 0.2V ，T
A
= -40°C
TO
85°C
符号
V
DD
V
DDO
I
DD
I
DDO
参数
核心供电电压
输出电源电压
电源电流
输出电源电流
测试条件
最低
2.375
2.375
1.6
典型
2.5
2.5
1.8
最大
2.625
2.625
2.0
50
20
单位
V
V
V
mA
mA
T
ABLE
3C 。 LVCMOS / LVTTL DC
极特
,
T
A
= -40°C
TO
85°C
符号
V
IH
V
IL
VC
I
IH
I
IL
I
I
V
OH
参数
输入高电压
输入低电压
OE0 ， OE1 ，
DIV_SEL_Q5
DIV_SEL_Q5
OE0 ， OE1
DIV_SEL_Q5
OE0 ， OE1
测试条件
V
DD
= 3.3V ± 5%
V
DD
= 2.5V ± 5%
V
DD
= 3.3V ± 5%
V
DD
= 2.5V ± 5%
V
DD
= 3.3V或2.5V ± 5％的
V
DD
= 3.3V或2.5V ± 5％的
V
DD
= 3.3V或2.5V ± 5％的
V
DD
= 3.3V或2.5V ± 5％的
V
DD
= 3.465V或2.625V
V
DDO
= 3.3V ± 5%
输出高电压;注1
V
DDO
= 2.5V ± 5%
V
DDO
= 1.8V ± 0.2V
V
OL
输出低电压;注1
V
DDO
= 3.3V或2.5V ± 5％的
V
DDO
= 1.8V ± 0.2V
www.icst.com/products/hiperclocks.html
3
最低
2
1.7
-0.3
-0.3
0
典型
最大
V
DD
+ 0.3
V
DD
+ 0.3
0.8
0.7
V
DD
15 0
5
单位
V
V
V
V
V
A
A
A
A
VCXO控制电压
输入高电流
输入低电平电流
-5
-150
-100
2.6
1.8
1.5
0.5
0.4
100
VC引脚的输入电流
A
V
V
V
V
V
注1 ：输出端接50
Ω
到V
DDO
/ 2 。参见参数测量部分， "Load测试Circuit"图。
81006AKI
REV 。一2006年1月19日
集成
电路
系统公司
ICS81006I
VCXO-
TO
-6 LVCMOS
UTPUTS
T
ABLE
4A 。 AC - C
极特
,
V
DD
= V
DDO
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号
f
OUT
t
JIT （ φ ）
TSK （ O）
t
R
/ t
F
参数
输出频率
RMS相位抖动（随机） ;
注1
Q0:Q4
输出偏斜;
注2,3
Q0:Q5
输出上升/下降时间
测试条件
最低
12
积分范围： 1MHz的1kHz-
典型
19.44
0.35
30
DIV_SEL_Q5 = 1 ÷
20 ％至80％
200
100
750
56
最大
40
单位
兆赫
ps
ps
ps
ps
%
ODC
输出占空比
44
注1 ：请参考相位噪声图。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测得的输出差分交叉点。
注3 ：此参数定义符合JEDEC标准65 。
T
ABLE
4B 。 AC - C
极特
,
V
DD
= 3.3V±5%, V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
f
OUT
t
JIT （ φ ）
TSK （ O）
t
R
/ t
F
参数
输出频率
RMS相位抖动（随机） ;
注1
Q0:Q4
输出偏斜;
注2,3
Q0:Q5
输出上升/下降时间
测试条件
最低
12
积分范围： 1MHz的1kHz-
典型
19.44
0.38
20
DIV_SEL_Q5 = 1 ÷
20 ％至80％
300
90
800
55
最大
40
单位
兆赫
ps
ps
ps
ps
%
ODC
输出占空比
45
注1 ：请参考相位噪声图。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测得的输出差分交叉点。
注3 ：此参数定义符合JEDEC标准65 。
T
ABLE
4C 。 AC - C
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= -40°C
TO
85°C
符号
f
OUT
t
JIT （ φ ）
TSK （ O）
t
R
/ t
F
参数
输出频率
RMS相位抖动（随机） ;
注1
Q0:Q4
输出偏斜;
注2,3
Q0:Q5
输出上升/下降时间
测试条件
最低
12
积分范围： 1kHz时- 1MHz的
典型
19.44
0.27
50
DIV_SEL_Q5 = 1 ÷
20 ％至80％
450
180
1400
55
最大
40
单位
兆赫
ps
ps
ps
ps
%
ODC
输出占空比
45
注1 ：请参考相位噪声图。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测得的输出差分交叉点。
注3 ：此参数定义符合JEDEC标准65 。
81006AKI
www.icst.com/products/hiperclocks.html
4
REV 。一2006年1月19日
集成
电路
系统公司
ICS81006I
VCXO-
TO
-6 LVCMOS
UTPUTS
T
ABLE
4D 。 AC - C
极特
,
V
DD
= V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
f
OUT
t
JIT （ φ ）
TSK （ O）
t
R
/ t
F
参数
输出频率
RMS相位抖动（随机） ;
注1
Q0:Q4
输出偏斜;
注2,3
Q0:Q5
输出上升/下降时间
测试条件
最低
12
积分范围： 1kHz时- 1MHz的
典型
19.44
0.28
25
DIV_SEL_Q5 = 1 ÷
20 ％至80％
300
105
800
55
最大
40
单位
兆赫
ps
ps
ps
ps
%
ODC
输出占空比
45
注1 ：请参考相位噪声图。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测得的输出差分交叉点。
注3 ：此参数定义符合JEDEC标准65 。
T
ABLE
4E 。 AC - C
极特
,
V
DD
= 2.5V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= -40°C
TO
85°C
符号
f
OUT
t
JIT （ φ ）
TSK （ O）
t
R
/ t
F
参数
输出频率
RMS相位抖动（随机） ;
注1
Q0:Q4
输出偏斜;
注2,3
Q0:Q5
输出上升/下降时间
测试条件
最低
12
积分范围： 1kHz时- 1MHz的
典型
19.44
0.26
40
DIV_SEL_Q5 = 1 ÷
20 ％至80％
450
185
1400
60
最大
40
单位
兆赫
ps
ps
ps
ps
%
ODC
输出占空比
40
注1 ：请参考相位噪声图。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测得的输出差分交叉点。
注3 ：此参数定义符合JEDEC标准65 。
81006AKI
www.icst.com/products/hiperclocks.html
5
REV 。一2006年1月19日
集成
电路
系统公司
ICS81006I
VCXO-
TO
-6 LVCMOS
UTPUTS
F
EATURES
六LVCMOS / LVTTL输出，标称20Ω
输出阻抗
输出Q5可以被选择用于÷ 1或÷2频率相对
晶体频率
输出频率范围： 12MHz的40MHz的
晶体提拉范围： ±为90ppm （典型值）
同步输出使能在高阻态输出的地方
芯片上的VIN滤波器来抑制VCXO的噪声调制
V
DD
/V
DDO
组合
3.3V/3.3V
3.3V/2.5V
3.3V/1.8V
2.5V/2.5V
2.5V/1.8V
采用4mm x 4mm 20引脚VFQFN封装，非常适合空间
受限的设计
-40 ° C至85°C的工作环境温度
可在标准和无铅符合RoHS标准
套餐
G
ENERAL
D
ESCRIPTION
该ICS81006I是一款高性能，低
抖动/低相位噪声压控石英振荡器和一个
HiPerClockS
在HiPerClockS 系列高成员
从ICS性能的时钟解决方案。该
ICS81006I一起工作以
可牵引的晶体，以产生输出时钟在
范围为12MHz - 40MHz的，并有6个LVCMOS输出，
有效地整合了扇出缓冲器的功能。
IC
S
压控振荡器的频率是由VC控制调整
电压输入。输出范围为周围的± 100ppm的
标称晶振频率。在VC控制电压范围
0 - V
DD
。该装置被装在一个小的4mm x 4mm
VFQFN封装，非常适合对空间的使用
约束板通常遇到的ADSL /
VDSL的应用程序。
B
LOCK
D
IAGRAM
OE0
（拉）
P
IN
A
SSIGNMENT
GND
V
DDO
OE0
SYNC
Q0
Q0
VC
LP滤波器
XTAL_IN
XTAL_OUT
1
2
3
4
5
20 19 18 17 16
15
14
13
12
6
OE1
Q1
GND
Q2
V
DDO
Q3
GND
Q1
XTAL_IN
V
DD
VC
VCXO
Q2
XTAL_OUT
Q3
DIV_SEL_Q5
7
GND
8
Q5
9
V
DDO
11
10
Q4
ICS81006I
Q4
20引脚VFQFN
采用4mm x 4mm X 0.95包体
套餐
顶视图
0: ÷1
1: ÷2
DIV_SEL_Q5
（下拉）
Q5
OE1
（拉）
SYNC
www.icst.com/products/hiperclocks.html
1
81006AKI
REV 。一2006年1月19日
集成
电路
系统公司
ICS81006I
VCXO-
TO
-6 LVCMOS
UTPUTS
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 2
3
4
名字
XTAL_IN ，
XTAL_OUT
V
DD
VC
TYPE
输入
动力
输入
描述
晶体振荡器接口。 XTAL_IN是输入。
XTAL_OUT是输出。
核心供电引脚。
控制电压输入。
输出分频器选择引脚为Q5输出。当低， ÷ 1 。当高，
5
DIV_SEL_Q5输入下拉
÷2 ， LVCMOS / LVTTL接口电平。
输出使能引脚。当HIGH ， Q5输出使能。
6
OE1
输入
上拉
当低，迫使Q5为HiZ状态。 LVCMOS / LVTTL接口电平。
7, 11, 15, 19
GND
动力
电源接地。
8, 10, 12,
Q5, Q4, Q3,
单端时钟输出。 LVCMOS / LVTTL接口电平。
产量
14, 16, 18
Q2, Q1, Q0
15
Ω
典型的输出阻抗。
9, 13, 17
V
DDO
动力
输出电源引脚。
输出使能引脚。当HIGH ， Q0 ： Q4输出功能。当
20
OE0
输入
上拉
低，力量Q0 ： Q4为HiZ状态。 LVCMOS / LVTTL接口电平。
注意：
上拉
和
下拉
指的是内部的输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
参数
输入电容
OE0 ， OE1
V
DD
= V
DDO
= 3.465V
C
PD
功率耗散电容
V
DD
= 3.465V或2.625V ，
V
DDO
= 2.625V
V
DD
= 3.465V或2.625V ，
V
DDO
= 2V
R
上拉
R
下拉
R
OUT
输入上拉电阻
输入下拉电阻
V
DDO
= 3.3V
输出阻抗
V
DDO
= 2.5V
V
DDO
= 1.8V
51
51
20
25
38
测试条件
最低
典型
4
3
4
6
最大
单位
pF
pF
pF
pF
kΩ
kΩ
Ω
Ω
Ω
81006AKI
www.icst.com/products/hiperclocks.html
2
REV 。一2006年1月19日
集成
电路
系统公司
ICS81006I
VCXO-
TO
-6 LVCMOS
UTPUTS
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
4.6V
-0.5V到V
DD
+ 0.5 V
-0.5V到V
DD
+ 0.5V
38.5 ℃/ W（ 0 MPS ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
T
ABLE
3A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 3.3V ± 5 ％ = 2.5V ± 5 ％ = 1.8V ± 0.2V ，T
A
= -40°C
TO
85°C
符号
V
DD
V
DDO
I
DD
I
DDO
参数
核心供电电压
输出电源电压
电源电流
输出电源电流
测试条件
最低
3.135
3.135
2.375
1.6
典型
3.3
3.3
2.5
1.8
最大
3.465
3.465
2.625
2.0
50
20
单位
V
V
V
V
mA
mA
T
ABLE
3B 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= 2.5V±5%, V
DDO
= 2.5V ± 5 ％ = 1.8V ± 0.2V ，T
A
= -40°C
TO
85°C
符号
V
DD
V
DDO
I
DD
I
DDO
参数
核心供电电压
输出电源电压
电源电流
输出电源电流
测试条件
最低
2.375
2.375
1.6
典型
2.5
2.5
1.8
最大
2.625
2.625
2.0
50
20
单位
V
V
V
mA
mA
T
ABLE
3C 。 LVCMOS / LVTTL DC
极特
,
T
A
= -40°C
TO
85°C
符号
V
IH
V
IL
VC
I
IH
I
IL
I
I
V
OH
参数
输入高电压
输入低电压
OE0 ， OE1 ，
DIV_SEL_Q5
DIV_SEL_Q5
OE0 ， OE1
DIV_SEL_Q5
OE0 ， OE1
测试条件
V
DD
= 3.3V ± 5%
V
DD
= 2.5V ± 5%
V
DD
= 3.3V ± 5%
V
DD
= 2.5V ± 5%
V
DD
= 3.3V或2.5V ± 5％的
V
DD
= 3.3V或2.5V ± 5％的
V
DD
= 3.3V或2.5V ± 5％的
V
DD
= 3.3V或2.5V ± 5％的
V
DD
= 3.465V或2.625V
V
DDO
= 3.3V ± 5%
输出高电压;注1
V
DDO
= 2.5V ± 5%
V
DDO
= 1.8V ± 0.2V
V
OL
输出低电压;注1
V
DDO
= 3.3V或2.5V ± 5％的
V
DDO
= 1.8V ± 0.2V
www.icst.com/products/hiperclocks.html
3
最低
2
1.7
-0.3
-0.3
0
典型
最大
V
DD
+ 0.3
V
DD
+ 0.3
0.8
0.7
V
DD
15 0
5
单位
V
V
V
V
V
A
A
A
A
VCXO控制电压
输入高电流
输入低电平电流
-5
-150
-100
2.6
1.8
1.5
0.5
0.4
100
VC引脚的输入电流
A
V
V
V
V
V
注1 ：输出端接50
Ω
到V
DDO
/ 2 。参见参数测量部分， "Load测试Circuit"图。
81006AKI
REV 。一2006年1月19日
集成
电路
系统公司
ICS81006I
VCXO-
TO
-6 LVCMOS
UTPUTS
T
ABLE
4A 。 AC - C
极特
,
V
DD
= V
DDO
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号
f
OUT
t
JIT （ φ ）
TSK （ O）
t
R
/ t
F
参数
输出频率
RMS相位抖动（随机） ;
注1
Q0:Q4
输出偏斜;
注2,3
Q0:Q5
输出上升/下降时间
测试条件
最低
12
积分范围： 1MHz的1kHz-
典型
19.44
0.35
30
DIV_SEL_Q5 = 1 ÷
20 ％至80％
200
100
750
56
最大
40
单位
兆赫
ps
ps
ps
ps
%
ODC
输出占空比
44
注1 ：请参考相位噪声图。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测得的输出差分交叉点。
注3 ：此参数定义符合JEDEC标准65 。
T
ABLE
4B 。 AC - C
极特
,
V
DD
= 3.3V±5%, V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
f
OUT
t
JIT （ φ ）
TSK （ O）
t
R
/ t
F
参数
输出频率
RMS相位抖动（随机） ;
注1
Q0:Q4
输出偏斜;
注2,3
Q0:Q5
输出上升/下降时间
测试条件
最低
12
积分范围： 1MHz的1kHz-
典型
19.44
0.38
20
DIV_SEL_Q5 = 1 ÷
20 ％至80％
300
90
800
55
最大
40
单位
兆赫
ps
ps
ps
ps
%
ODC
输出占空比
45
注1 ：请参考相位噪声图。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测得的输出差分交叉点。
注3 ：此参数定义符合JEDEC标准65 。
T
ABLE
4C 。 AC - C
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= -40°C
TO
85°C
符号
f
OUT
t
JIT （ φ ）
TSK （ O）
t
R
/ t
F
参数
输出频率
RMS相位抖动（随机） ;
注1
Q0:Q4
输出偏斜;
注2,3
Q0:Q5
输出上升/下降时间
测试条件
最低
12
积分范围： 1kHz时- 1MHz的
典型
19.44
0.27
50
DIV_SEL_Q5 = 1 ÷
20 ％至80％
450
180
1400
55
最大
40
单位
兆赫
ps
ps
ps
ps
%
ODC
输出占空比
45
注1 ：请参考相位噪声图。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测得的输出差分交叉点。
注3 ：此参数定义符合JEDEC标准65 。
81006AKI
www.icst.com/products/hiperclocks.html
4
REV 。一2006年1月19日
集成
电路
系统公司
ICS81006I
VCXO-
TO
-6 LVCMOS
UTPUTS
T
ABLE
4D 。 AC - C
极特
,
V
DD
= V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
f
OUT
t
JIT （ φ ）
TSK （ O）
t
R
/ t
F
参数
输出频率
RMS相位抖动（随机） ;
注1
Q0:Q4
输出偏斜;
注2,3
Q0:Q5
输出上升/下降时间
测试条件
最低
12
积分范围： 1kHz时- 1MHz的
典型
19.44
0.28
25
DIV_SEL_Q5 = 1 ÷
20 ％至80％
300
105
800
55
最大
40
单位
兆赫
ps
ps
ps
ps
%
ODC
输出占空比
45
注1 ：请参考相位噪声图。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测得的输出差分交叉点。
注3 ：此参数定义符合JEDEC标准65 。
T
ABLE
4E 。 AC - C
极特
,
V
DD
= 2.5V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= -40°C
TO
85°C
符号
f
OUT
t
JIT （ φ ）
TSK （ O）
t
R
/ t
F
参数
输出频率
RMS相位抖动（随机） ;
注1
Q0:Q4
输出偏斜;
注2,3
Q0:Q5
输出上升/下降时间
测试条件
最低
12
积分范围： 1kHz时- 1MHz的
典型
19.44
0.26
40
DIV_SEL_Q5 = 1 ÷
20 ％至80％
450
185
1400
60
最大
40
单位
兆赫
ps
ps
ps
ps
%
ODC
输出占空比
40
注1 ：请参考相位噪声图。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测得的输出差分交叉点。
注3 ：此参数定义符合JEDEC标准65 。
81006AKI
www.icst.com/products/hiperclocks.html
5
REV 。一2006年1月19日
QQ：2881677436 复制
