初步信息
ICS671-03
3.3伏零延迟,低偏移缓冲器
描述
该ICS671-03是一个低相位噪声,高速PLL
基于8路输出,低偏移的零延迟缓冲器。基于
ICS的专有低抖动锁相环( PLL )
技术,设备提供八个低偏移
在输出速度高达133 MHz的3.3伏。
输出可以从PLL来生成(用于零
延迟) ,或者直接从输入(用于测试) ,并且可以
被设置为三态模式或停止在一个较低的水平。为
正常的操作,一个零延迟缓冲器,任何输出
时钟绑在FBIN引脚。
ICS时钟制造商中最大的品种
发生器和缓冲器,并且是最大的时钟
在世界上的供应商。
特点
封装在16引脚窄( 150万)的SOIC
时钟输出从10到133兆赫
零输入,输出延迟
八低偏移( <200 PS )输出
设备到设备的歪斜<700 PS
低抖动( <200 PS )
25 mA输出驱动全CMOS输出
在TTL电平的能力
可承受5V电压FBIN和CLKIN引脚
三态模式,板级测试
先进的,低功耗,亚微米CMOS工艺
3.3 V工作电压
工业级温度范围-40 85°C
框图
2
S2, S1
控制
逻辑
CLKA1
CLKA2
CLKA3
CLKIN
CLKA4
时钟
合成
PLL
FBIN
CLKB1
CLKB2
CLKB3
CLKB4
反馈是从CLKB4显示的说明,但可能
来自任何输出。
MDS 671-03一
1
修订版072501
集成电路系统公司 525赛街圣何塞 CA 95126 ( 408 ) 295-9800电话www.icst.com
初步信息
ICS671-03
3.3伏零延迟,低偏移缓冲器
引脚分配
CLKIN
CLKA1
CLKA2
VDD
GND
CLKB1
CLKB2
S2
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
FBIN
CLKA4
CLKA3
VDD
GND
CLKB4
CLKB3
S1
16引脚窄( 150万)的SOIC
输出时钟模式选择表
S2
S1
CLKA1 : A4
CLKB1 : B4
0
0
三态(注1 )
三态(注1 )
0
1
停低
停低
1
0
运行
运行
1
1
运行
运行
注:1。输出为高阻态与弱下拉。
2.只缓冲模式;输入和输出之间不为零的延迟。
一& B源
PLL
无
CLKIN的(注2)
PLL
PLL状态
ON
关闭
关闭
ON
引脚说明
数
名字
1
CLKIN
2,3 ,14,15 CLKA1 :A4
4, 13
VDD
5, 12
GND
6,7 ,10,11 CLKB1 :B4
8
S2
9
S1
16
FBIN
TYPE
I
O
P
P
O
I
I
I
描述
时钟输入。 ( 5 V容限)
时钟输出A1 : A4 。请参见上表。输出有弱下拉电阻。
电源。连接这两个引脚为3.3 V.
连接到地面。
时钟输出B1 : B4 。请参见上表。输出有弱下拉电阻。
选择上面的输入2.请见下表。内部上拉。
选择上面的输入1.请见下表。内部上拉。
反馈输入。连接到在正常操作下的任何输出。 ( 5 V容限)
键: I =输入; O =输出; P =电源连接。输出具有内部弱下拉三态时,
模式。
外部元件
该ICS671-03需要的外部元件正常工作的最小数目。的去耦电容
0.01μF应连接在VDD和GND之间的引脚4和5 ,以及VDD和GND引脚13和12 ,如
靠近器件成为可能。 33串联终端电阻
可用于接近每个时钟输出引脚
减少反射。
MDS 671-03一
2
修订版072501
集成电路系统公司 525赛街圣何塞 CA 95126 ( 408 ) 295-9800电话www.icst.com
初步信息
ICS671-03
3.3伏零延迟,低偏移缓冲器
电气规格
参数
条件
最小典型
最大
绝对最大额定值(注1 )
电源电压(VDD)
参考GND
-0.5
7
输入和时钟输出
参考GND
-0.5
VDD+0.5
CLKIN和FBIN输入
-0.5
5.5
静电放电
MIL-STD-883
2000
工作环境温度
-40
85
焊接温度
10秒以内
260
结温
150
储存温度
-65
150
直流特性( VDD = 3.3V除非另有规定)
工作电压(VDD)
3.00
3.60
输入高电压, VIH
2
输入低电压, VIL
0.8
输出高电压, VOH
IOH = -12毫安
2.4
输出低电压, VOL
IOL = 12毫安
0.4
输出高电压, VOH , CMOS电平
IOH=-8mA
VDD-0.4
工作电源电流, IDD (注2 )
无负荷,S2 = 1, S1 = 1
70
掉电电源电流, IDD
CLKIN = 0 ,S 2 = 0, S 1 = 1
1.3
CLKIN = 0 (注3)
1.3
短路电流
每路输出
±50
输入电容
S2,S1 , FBIN
5
交流特性( VDD = 3.3V除非另有规定)
输入时钟频率
见表2页
10
133
输出时钟频率
见表2页
10
133
输出时钟上升时间, CL = 30pF的
0.8 2.0V
1.5
输出时钟下降时间, CL = 30pF的
2.0 0.8V
1.25
输出时钟占空比, VDD = 3.3V
在VDD / 2
45
50
55
设备到设备倾斜,同样装
在VDD /上升沿2
700
输出到输出偏斜,同样装
在VDD /上升沿2
200
输入到输出偏斜, FBIN到CLKA4 , S1 = 1 , S0 = 1
(注2 )
在VDD /上升沿2
±250
最大绝对抖动
130
循环周期抖动, 30pF的负载
300
PLL锁定时间(注4 )
1.0
单位
V
V
V
°C
°C
°C
°C
V
V
V
V
V
V
mA
mA
mA
mA
pF
兆赫
兆赫
ns
ns
%
ps
ps
ps
ps
ps
ms
注意事项: 1.强调超出上述绝对最大额定值可能会造成永久性损伤
装置。长时间暴露在水平之上的操作限制,但下面的绝对最高配置可
影响器件的可靠性。
2. CLKIN = 100 MHz时, FBIN到CLKA4 ,所有的输出频率为100 MHz 。
3.当有在CLKIN没有时钟信号目前, ICS671-03将进入省电模式。该PLL是
停止,输出三态。
4. VDD处于稳定状态,并在CLKIN和FBIN有效的时钟。
MDS 671-03一
3
修订版072501
集成电路系统公司 525赛街圣何塞 CA 95126 ( 408 ) 295-9800电话www.icst.com
初步信息
ICS671-03
3.3伏零延迟,低偏移缓冲器
包装外形和包装尺寸
(对于目前的尺寸规格,请参阅JEDEC发布第95号)
16引脚SOIC窄
英寸
符号
民
最大
A
0.0532 0.0688
A1
0.0040 0.0098
B
0.0130 0.0200
C
0.0075 0.0098
D
0.3859 0.3937
E
0.1497 0.1574
e
.050 BSC
H
0.2284 0.2440
h
0.0099 0.0195
L
0.0160 0.0500
A
L
MILLIMETERS
民
最大
1.35
1.75
0.10
0.24
0.33
0.51
0.19
0.24
9.80 10.00
3.80
4.00
1.27 BSC
5.80
6.20
0.25
0.50
0.41
1.27
E
指数
区域
H
1
2
高x 45
D
A1
e
B
C
订购信息
零件/订单号
ICS671M-03I
ICS671M-03IT
记号
ICS671M-03I
ICS671M-03I
运输包装
管
磁带和卷轴
包
16引脚SOIC
16引脚SOIC
温度
-40至+85 C
-40至+85 C
而本文中所呈现的信息已被检查准确性和可靠性,集成电路系统
公司( ICS)不承担其任何使用或任何专利或第三方的其他权利的侵犯概不负责
派对,这将导致其使用。没有任何其他电路,专利或许可。本产品适用于使用
正常的商业应用。任何其它的应用,如那些需要扩展的温度范围,高可靠性,或
不被推荐使用ICS其他特殊的环境要求,无需额外处理。 ICS保留
有权更改任何电路或规格,恕不另行通知。 ICS不授权或担保任何ICS的产品在生活中的使用
支持设备或关键的医疗器械。
MDS 671-03一
4
修订版072501
集成电路系统公司 525赛街圣何塞 CA 95126 ( 408 ) 295-9800电话www.icst.com
初步信息
ICS671-03
3.3伏零延迟,低偏移缓冲器
描述
该ICS671-03是一个低相位噪声,高速PLL
基于8路输出,低偏移的零延迟缓冲器。基于
ICS的专有低抖动锁相环( PLL )
技术,设备提供八个低偏移
在输出速度高达133 MHz的3.3伏。
输出可以从PLL来生成(用于零
延迟) ,或者直接从输入(用于测试) ,并且可以
被设置为三态模式或停止在一个较低的水平。为
正常的操作,一个零延迟缓冲器,任何输出
时钟绑在FBIN引脚。
ICS时钟制造商中最大的品种
发生器和缓冲器,并且是最大的时钟
在世界上的供应商。
特点
封装在16引脚窄( 150万)的SOIC
时钟输出从10到133兆赫
零输入,输出延迟
八低偏移( <200 PS )输出
设备到设备的歪斜<700 PS
低抖动( <200 PS )
25 mA输出驱动全CMOS输出
在TTL电平的能力
可承受5V电压FBIN和CLKIN引脚
三态模式,板级测试
先进的,低功耗,亚微米CMOS工艺
3.3 V工作电压
工业级温度范围-40 85°C
框图
2
S2, S1
控制
逻辑
CLKA1
CLKA2
CLKA3
CLKIN
CLKA4
时钟
合成
PLL
FBIN
CLKB1
CLKB2
CLKB3
CLKB4
反馈是从CLKB4显示的说明,但可能
来自任何输出。
MDS 671-03一
1
修订版072501
集成电路系统公司 525赛街圣何塞 CA 95126 ( 408 ) 295-9800电话www.icst.com
初步信息
ICS671-03
3.3伏零延迟,低偏移缓冲器
引脚分配
CLKIN
CLKA1
CLKA2
VDD
GND
CLKB1
CLKB2
S2
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
FBIN
CLKA4
CLKA3
VDD
GND
CLKB4
CLKB3
S1
16引脚窄( 150万)的SOIC
输出时钟模式选择表
S2
S1
CLKA1 : A4
CLKB1 : B4
0
0
三态(注1 )
三态(注1 )
0
1
停低
停低
1
0
运行
运行
1
1
运行
运行
注:1。输出为高阻态与弱下拉。
2.只缓冲模式;输入和输出之间不为零的延迟。
一& B源
PLL
无
CLKIN的(注2)
PLL
PLL状态
ON
关闭
关闭
ON
引脚说明
数
名字
1
CLKIN
2,3 ,14,15 CLKA1 :A4
4, 13
VDD
5, 12
GND
6,7 ,10,11 CLKB1 :B4
8
S2
9
S1
16
FBIN
TYPE
I
O
P
P
O
I
I
I
描述
时钟输入。 ( 5 V容限)
时钟输出A1 : A4 。请参见上表。输出有弱下拉电阻。
电源。连接这两个引脚为3.3 V.
连接到地面。
时钟输出B1 : B4 。请参见上表。输出有弱下拉电阻。
选择上面的输入2.请见下表。内部上拉。
选择上面的输入1.请见下表。内部上拉。
反馈输入。连接到在正常操作下的任何输出。 ( 5 V容限)
键: I =输入; O =输出; P =电源连接。输出具有内部弱下拉三态时,
模式。
外部元件
该ICS671-03需要的外部元件正常工作的最小数目。的去耦电容
0.01μF应连接在VDD和GND之间的引脚4和5 ,以及VDD和GND引脚13和12 ,如
靠近器件成为可能。 33串联终端电阻
可用于接近每个时钟输出引脚
减少反射。
MDS 671-03一
2
修订版072501
集成电路系统公司 525赛街圣何塞 CA 95126 ( 408 ) 295-9800电话www.icst.com
初步信息
ICS671-03
3.3伏零延迟,低偏移缓冲器
电气规格
参数
条件
最小典型
最大
绝对最大额定值(注1 )
电源电压(VDD)
参考GND
-0.5
7
输入和时钟输出
参考GND
-0.5
VDD+0.5
CLKIN和FBIN输入
-0.5
5.5
静电放电
MIL-STD-883
2000
工作环境温度
-40
85
焊接温度
10秒以内
260
结温
150
储存温度
-65
150
直流特性( VDD = 3.3V除非另有规定)
工作电压(VDD)
3.00
3.60
输入高电压, VIH
2
输入低电压, VIL
0.8
输出高电压, VOH
IOH = -12毫安
2.4
输出低电压, VOL
IOL = 12毫安
0.4
输出高电压, VOH , CMOS电平
IOH=-8mA
VDD-0.4
工作电源电流, IDD (注2 )
无负荷,S2 = 1, S1 = 1
70
掉电电源电流, IDD
CLKIN = 0 ,S 2 = 0, S 1 = 1
1.3
CLKIN = 0 (注3)
1.3
短路电流
每路输出
±50
输入电容
S2,S1 , FBIN
5
交流特性( VDD = 3.3V除非另有规定)
输入时钟频率
见表2页
10
133
输出时钟频率
见表2页
10
133
输出时钟上升时间, CL = 30pF的
0.8 2.0V
1.5
输出时钟下降时间, CL = 30pF的
2.0 0.8V
1.25
输出时钟占空比, VDD = 3.3V
在VDD / 2
45
50
55
设备到设备倾斜,同样装
在VDD /上升沿2
700
输出到输出偏斜,同样装
在VDD /上升沿2
200
输入到输出偏斜, FBIN到CLKA4 , S1 = 1 , S0 = 1
(注2 )
在VDD /上升沿2
±250
最大绝对抖动
130
循环周期抖动, 30pF的负载
300
PLL锁定时间(注4 )
1.0
单位
V
V
V
°C
°C
°C
°C
V
V
V
V
V
V
mA
mA
mA
mA
pF
兆赫
兆赫
ns
ns
%
ps
ps
ps
ps
ps
ms
注意事项: 1.强调超出上述绝对最大额定值可能会造成永久性损伤
装置。长时间暴露在水平之上的操作限制,但下面的绝对最高配置可
影响器件的可靠性。
2. CLKIN = 100 MHz时, FBIN到CLKA4 ,所有的输出频率为100 MHz 。
3.当有在CLKIN没有时钟信号目前, ICS671-03将进入省电模式。该PLL是
停止,输出三态。
4. VDD处于稳定状态,并在CLKIN和FBIN有效的时钟。
MDS 671-03一
3
修订版072501
集成电路系统公司 525赛街圣何塞 CA 95126 ( 408 ) 295-9800电话www.icst.com
初步信息
ICS671-03
3.3伏零延迟,低偏移缓冲器
包装外形和包装尺寸
(对于目前的尺寸规格,请参阅JEDEC发布第95号)
16引脚SOIC窄
英寸
符号
民
最大
A
0.0532 0.0688
A1
0.0040 0.0098
B
0.0130 0.0200
C
0.0075 0.0098
D
0.3859 0.3937
E
0.1497 0.1574
e
.050 BSC
H
0.2284 0.2440
h
0.0099 0.0195
L
0.0160 0.0500
A
L
MILLIMETERS
民
最大
1.35
1.75
0.10
0.24
0.33
0.51
0.19
0.24
9.80 10.00
3.80
4.00
1.27 BSC
5.80
6.20
0.25
0.50
0.41
1.27
E
指数
区域
H
1
2
高x 45
D
A1
e
B
C
订购信息
零件/订单号
ICS671M-03I
ICS671M-03IT
记号
ICS671M-03I
ICS671M-03I
运输包装
管
磁带和卷轴
包
16引脚SOIC
16引脚SOIC
温度
-40至+85 C
-40至+85 C
而本文中所呈现的信息已被检查准确性和可靠性,集成电路系统
公司( ICS)不承担其任何使用或任何专利或第三方的其他权利的侵犯概不负责
派对,这将导致其使用。没有任何其他电路,专利或许可。本产品适用于使用
正常的商业应用。任何其它的应用,如那些需要扩展的温度范围,高可靠性,或
不被推荐使用ICS其他特殊的环境要求,无需额外处理。 ICS保留
有权更改任何电路或规格,恕不另行通知。 ICS不授权或担保任何ICS的产品在生活中的使用
支持设备或关键的医疗器械。
MDS 671-03一
4
修订版072501
集成电路系统公司 525赛街圣何塞 CA 95126 ( 408 ) 295-9800电话www.icst.com