ICS670-04
L
OW
P
HASE
N
OISE
, Z
ERO
D
ELAY
B
UFFER和
M
ULTIPLIER
描述
该ICS670-04是一款高速，低相位噪声，零
延迟缓冲器（ ZDB ），它集成了ICS的专有
模拟/数字锁相环（ PLL）的技术。它
是相同的ICS670-02 ，但具有增加的
210 MHz的最高输出频率。部分ICS的“
ClockBlocks
TM
家庭中，一部分的零延迟特性
指输入时钟的上升沿与对齐
给人的外观的输出的上升沿
通过该装置没有延迟。有两个相同的
在芯片上输出。所述FBCLK应当用于
连接到FBIN 。每个输出都有其自己的输出
使能引脚。
该ICS670-04是理想的同步输出
大量的各种系统中，从个人计算机到
数据通信到视频。通过使片
反馈通路，该芯片可以消除延迟
通过其他设备。片上的15个不同的
乘法器中的各种应用程序。对于其他
乘法器，包括功能的乘法器，见
ICS527.
特点
封装采用16引脚SOIC Pb（铅）免费
时钟输入5至210兆赫（见第2页）
专利PLL的低相位噪声
输出时钟高达210 MHz的3.3 V
15个可选片内乘法器
掉电模式下可用
低相位噪声： -111 dBc的/赫兹在10千赫
输出使能功能三态输出
低抖动15 ps的1西格玛
先进的低功率，亚微米CMOS工艺
3.3 V或5 V工作电压
工业温度级
框图
VDD
3
OE1
IC L·K
F B IN
除以
N
相
探测器，
收费
泵和
环路滤波器
电压
控制
振荡器
FBCLK
S 3 :S 0
4
CLK2
3
GND
E X TE RN人F eedback回回米FBCLK重新赞扬。
OE2
MDS 670-04 B
在TE磨碎放大电路系统
l
1
5月25日比赛STRE等，美国加州圣何塞9 5126
l
修订版011905
TE L（ 08 4 ）297 -1201
l
W W瓦特I C S T 。 C 0米
ICS670-04
L
OW
P
HASE
N
OISE
, Z
ERO
D
ELAY
B
UFFER和
M
ULTIPLIER
引脚分配
VDD
VDD
VDD
CLK2
OE2
FBCLK
OE1
FBIN
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
GND
GND
GND
S0
S1
S2
S3
ICLK
倍频器选择表
S3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
S2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
S1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
S0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
CLK2 （和FBCLK ）
低（掉电
整个芯片）
输入x1.333
输入5233
输入X1.5
输入x3.333
输入x2.50
输入X4
输入X1
输入x2.333
输入x2.666
输入X12
输入X3
输入X10
输入X5
输入X8
输入X2
输入范围（MHz ）
—
18 - 157.5
5 - 35
16.67 - 140
7.5 - 63
10 - 84
6 - 52.5
25 - 210
11 - 90
10 - 78.75
5 - 17.5
8 - 70
5 - 21
6 - 42
5 - 26.25
12 - 105
引脚说明
针
数
1-3
4
5
6
7
8
9
10
11
12
13
14 - 16
针
名字
VDD
CLK2
OE2
FBCLK
OE1
FBIN
ICLK
S3
S2
S1
S0
GND
针
TYPE
输入
引脚说明
电源。连接这两个引脚连接到相同的电压（ 3.3V或5V） 。
从VCO输出的输出时钟。输出频率等于输入频率的倍
乘数。
输入
时钟输出低电平时启用2.三态时钟2输出。
从VCO输出的输出时钟。输出频率等于输入频率的倍
乘数。
输入
输入
输入
输入
输入
输入
输入
动力
时钟输出低电平时启用1.三态反馈时钟输出。
反馈时钟输入。
时钟输入。连接到一个5 - 210 MHz的时钟。
乘数选择引脚3.确定每个输出表中。内部上拉。
乘数选择引脚2.确定每个输出表中。内部上拉。
乘数选择引脚1确定每个输出表中。内部上拉。
乘数选择引脚0确定每个输出表中。内部上拉。
连接到地面。
MDS 670-04 B
集成的次区域协调IT系统
l
2
525镭CE圣REET ，加利福尼亚州圣何塞， 9512 6
l
修订版011905
电话：（ 408 ） 29 7-120 1
l
W W瓦特I C S T 。 C 0米
ICS670-04
L
OW
P
HASE
N
OISE
, Z
ERO
D
ELAY
B
UFFER和
M
ULTIPLIER
外部元件
该ICS670-04需要的外部元件正常工作的最小数目。脱钩
0.01mF的电容应连接在VDD和GND之间的引脚4和5，以及VDD和GND上
销13和12 ，如靠近器件成为可能。 33Ω的串联端接电阻可用于
每个时钟输出引脚，以减少反射。
绝对最大额定值
上面讲下面列出的收视率可能会导致该ICS670-04永久性损坏。这些评价，
这对于ICS商业额定零件标准值，只是应力额定值。功能操作
该设备在这些或以上的任何其他条件的业务部门所标明
规格是不是暗示。暴露在绝对最大额定值条件下长时间可以
影响产品的可靠性。电气参数只能在推荐工作保障
温度范围。
项
电源电压（VDD）
所有输入和输出
工作环境温度
储存温度
结温
焊接温度
7V
等级
-0.5 V至VDD + 0.5 V
-40至+ 85°C
-65到+ 150°C
150°C
260°C
推荐工作条件
参数
工作环境温度
电源电压（相对于GND测量）
分钟。
-40
+3.0
典型值。
马克斯。
+85
+5.5
单位
°C
V
DC电气特性
VDD = 3.3V ± 10 ％ ，
环境温度-40 + 85°C ，除非另有说明
参数
工作电压
输入高电压
输入低电压
输出高电压
输出低电压
输出高电压，
CMOS电平
工作电源电流
符号
VDD
V
IH
V
IL
V
OH
V
OL
V
OH
国际直拨电话
条件
分钟。
3.0
2
典型值。
马克斯。
5.5
0.8
单位
V
V
V
V
V
V
I
OH
= -12毫安
I
OL
= 12毫安
I
OH
= -4毫安
空载
2.4
0.4
VDD-0.4
35
mA
MDS 670-04 B
集成的次区域协调IT系统
l
3
525镭CE圣REET ，加利福尼亚州圣何塞， 9512 6
l
修订版011905
电话：（ 408 ） 29 7-120 1
l
W W瓦特I C S T 。 C 0米
ICS670-04
L
OW
P
HASE
N
OISE
, Z
ERO
D
ELAY
B
UFFER和
M
ULTIPLIER
参数
短路电流
内部上拉电阻
输入电容
符号
I
OS
R
PU
C
IN
条件
每路输出
OE ，选择引脚
OE ，选择引脚
分钟。
典型值。
±50
200
5
马克斯。
单位
mA
k
pF
AC电气特性
VDD = 3.3V±10 ％ ，
环境温度-40 + 85°C ，除非另有说明
参数
输入时钟频率
输出时钟频率
输出上升时间
输出下降时间
输出时钟占空比
输入到输出偏斜
最大绝对抖动
最大抖动
相位噪声，相对于
运营商， 125兆赫（ X5 ）
符号
f
IN
t
OR
t
OF
t
DC
条件
见表2页
0.8至2.0V ，无负载
2.0 0.8 V，无负载
测量VDD / 2
注1
短期
一个西格玛
100 Hz的偏移
1 kHz偏置
10千赫
200千赫
分钟。
5
典型值。
MAX 。单位
210
210
1.5
1.5
兆赫
兆赫
ns
ns
%
ps
ps
ps
dBc的/赫兹
dBc的/赫兹
dBc的/赫兹
dBc的/赫兹
45
50
±100
±45
15
-103
-117
-111
-88
55
注1 ： ICLK与CLK2的上升沿比较的上升沿，与FBCLK连接到FBIN和15
pF负载上CLK2 。
热特性
参数
热阻结到
环境
符号
θ
JA
θ
JA
θ
JA
θ
JC
条件
静止的空气中
为1m / s的空气流
3米/秒的空气流
分钟。
典型值。
120
115
105
58
MAX 。单位
° C / W
° C / W
° C / W
° C / W
热阻结到外壳
MDS 670-04 B
集成的次区域协调IT系统
l
4
525镭CE圣REET ，加利福尼亚州圣何塞， 9512 6
l
修订版011905
电话：（ 408 ） 29 7-120 1
l
W W瓦特I C S T 。 C 0米
ICS670-04
L
OW
P
HASE
N
OISE
, Z
ERO
D
ELAY
B
UFFER和
M
ULTIPLIER
相位噪声为125 MHz的输出， 25 MHz的时钟输入
（ VDD = 3.3V）
0
-20
-40
ICS670-02相位噪声
3.3 V ， 25 125出
-60
-80
-100
-120
-140
10E+0
100E+0
1E+3
10E+3
100E+3
1E+6
10E+6
MDS 670-04 B
集成的次区域协调IT系统
l
5
525镭CE圣REET ，加利福尼亚州圣何塞， 9512 6
l
修订版011905
电话：（ 408 ） 29 7-120 1
l
W W瓦特I C S T 。 C 0米
ICS670-04
L
OW
P
HASE
N
OISE
, Z
ERO
D
ELAY
B
UFFER和
M
ULTIPLIER
描述
该ICS670-04是一款高速，低相位噪声，零
延迟缓冲器（ ZDB ），它集成了ICS的专有
模拟/数字锁相环（ PLL）的技术。它
是相同的ICS670-02 ，但具有增加的
210 MHz的最高输出频率。部分ICS的“
ClockBlocks
TM
家庭中，一部分的零延迟特性
指输入时钟的上升沿与对齐
给人的外观的输出的上升沿
通过该装置没有延迟。有两个相同的
在芯片上输出。所述FBCLK应当用于
连接到FBIN 。每个输出都有其自己的输出
使能引脚。
该ICS670-04是理想的同步输出
大量的各种系统中，从个人计算机到
数据通信到视频。通过使片
反馈通路，该芯片可以消除延迟
通过其他设备。片上的15个不同的
乘法器中的各种应用程序。对于其他
乘法器，包括功能的乘法器，见
ICS527.
特点
封装采用16引脚SOIC Pb（铅）免费
时钟输入5至210兆赫（见第2页）
专利PLL的低相位噪声
输出时钟高达210 MHz的3.3 V
15个可选片内乘法器
掉电模式下可用
低相位噪声： -111 dBc的/赫兹在10千赫
输出使能功能三态输出
低抖动15 ps的1西格玛
先进的低功率，亚微米CMOS工艺
3.3 V或5 V工作电压
工业温度级
框图
VDD
3
OE1
IC L·K
F B IN
除以
N
相
探测器，
收费
泵和
环路滤波器
电压
控制
振荡器
FBCLK
S 3 :S 0
4
CLK2
3
GND
E X TE RN人F eedback回回米FBCLK重新赞扬。
OE2
MDS 670-04 B
在TE磨碎放大电路系统
l
1
5月25日比赛STRE等，美国加州圣何塞9 5126
l
修订版011905
TE L（ 08 4 ）297 -1201
l
W W瓦特I C S T 。 C 0米
ICS670-04
L
OW
P
HASE
N
OISE
, Z
ERO
D
ELAY
B
UFFER和
M
ULTIPLIER
引脚分配
VDD
VDD
VDD
CLK2
OE2
FBCLK
OE1
FBIN
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
GND
GND
GND
S0
S1
S2
S3
ICLK
倍频器选择表
S3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
S2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
S1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
S0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
CLK2 （和FBCLK ）
低（掉电
整个芯片）
输入x1.333
输入5233
输入X1.5
输入x3.333
输入x2.50
输入X4
输入X1
输入x2.333
输入x2.666
输入X12
输入X3
输入X10
输入X5
输入X8
输入X2
输入范围（MHz ）
—
18 - 157.5
5 - 35
16.67 - 140
7.5 - 63
10 - 84
6 - 52.5
25 - 210
11 - 90
10 - 78.75
5 - 17.5
8 - 70
5 - 21
6 - 42
5 - 26.25
12 - 105
引脚说明
针
数
1-3
4
5
6
7
8
9
10
11
12
13
14 - 16
针
名字
VDD
CLK2
OE2
FBCLK
OE1
FBIN
ICLK
S3
S2
S1
S0
GND
针
TYPE
输入
引脚说明
电源。连接这两个引脚连接到相同的电压（ 3.3V或5V） 。
从VCO输出的输出时钟。输出频率等于输入频率的倍
乘数。
输入
时钟输出低电平时启用2.三态时钟2输出。
从VCO输出的输出时钟。输出频率等于输入频率的倍
乘数。
输入
输入
输入
输入
输入
输入
输入
动力
时钟输出低电平时启用1.三态反馈时钟输出。
反馈时钟输入。
时钟输入。连接到一个5 - 210 MHz的时钟。
乘数选择引脚3.确定每个输出表中。内部上拉。
乘数选择引脚2.确定每个输出表中。内部上拉。
乘数选择引脚1确定每个输出表中。内部上拉。
乘数选择引脚0确定每个输出表中。内部上拉。
连接到地面。
MDS 670-04 B
集成的次区域协调IT系统
l
2
525镭CE圣REET ，加利福尼亚州圣何塞， 9512 6
l
修订版011905
电话：（ 408 ） 29 7-120 1
l
W W瓦特I C S T 。 C 0米
ICS670-04
L
OW
P
HASE
N
OISE
, Z
ERO
D
ELAY
B
UFFER和
M
ULTIPLIER
外部元件
该ICS670-04需要的外部元件正常工作的最小数目。脱钩
0.01mF的电容应连接在VDD和GND之间的引脚4和5，以及VDD和GND上
销13和12 ，如靠近器件成为可能。 33Ω的串联端接电阻可用于
每个时钟输出引脚，以减少反射。
绝对最大额定值
上面讲下面列出的收视率可能会导致该ICS670-04永久性损坏。这些评价，
这对于ICS商业额定零件标准值，只是应力额定值。功能操作
该设备在这些或以上的任何其他条件的业务部门所标明
规格是不是暗示。暴露在绝对最大额定值条件下长时间可以
影响产品的可靠性。电气参数只能在推荐工作保障
温度范围。
项
电源电压（VDD）
所有输入和输出
工作环境温度
储存温度
结温
焊接温度
7V
等级
-0.5 V至VDD + 0.5 V
-40至+ 85°C
-65到+ 150°C
150°C
260°C
推荐工作条件
参数
工作环境温度
电源电压（相对于GND测量）
分钟。
-40
+3.0
典型值。
马克斯。
+85
+5.5
单位
°C
V
DC电气特性
VDD = 3.3V ± 10 ％ ，
环境温度-40 + 85°C ，除非另有说明
参数
工作电压
输入高电压
输入低电压
输出高电压
输出低电压
输出高电压，
CMOS电平
工作电源电流
符号
VDD
V
IH
V
IL
V
OH
V
OL
V
OH
国际直拨电话
条件
分钟。
3.0
2
典型值。
马克斯。
5.5
0.8
单位
V
V
V
V
V
V
I
OH
= -12毫安
I
OL
= 12毫安
I
OH
= -4毫安
空载
2.4
0.4
VDD-0.4
35
mA
MDS 670-04 B
集成的次区域协调IT系统
l
3
525镭CE圣REET ，加利福尼亚州圣何塞， 9512 6
l
修订版011905
电话：（ 408 ） 29 7-120 1
l
W W瓦特I C S T 。 C 0米
ICS670-04
L
OW
P
HASE
N
OISE
, Z
ERO
D
ELAY
B
UFFER和
M
ULTIPLIER
参数
短路电流
内部上拉电阻
输入电容
符号
I
OS
R
PU
C
IN
条件
每路输出
OE ，选择引脚
OE ，选择引脚
分钟。
典型值。
±50
200
5
马克斯。
单位
mA
k
pF
AC电气特性
VDD = 3.3V±10 ％ ，
环境温度-40 + 85°C ，除非另有说明
参数
输入时钟频率
输出时钟频率
输出上升时间
输出下降时间
输出时钟占空比
输入到输出偏斜
最大绝对抖动
最大抖动
相位噪声，相对于
运营商， 125兆赫（ X5 ）
符号
f
IN
t
OR
t
OF
t
DC
条件
见表2页
0.8至2.0V ，无负载
2.0 0.8 V，无负载
测量VDD / 2
注1
短期
一个西格玛
100 Hz的偏移
1 kHz偏置
10千赫
200千赫
分钟。
5
典型值。
MAX 。单位
210
210
1.5
1.5
兆赫
兆赫
ns
ns
%
ps
ps
ps
dBc的/赫兹
dBc的/赫兹
dBc的/赫兹
dBc的/赫兹
45
50
±100
±45
15
-103
-117
-111
-88
55
注1 ： ICLK与CLK2的上升沿比较的上升沿，与FBCLK连接到FBIN和15
pF负载上CLK2 。
热特性
参数
热阻结到
环境
符号
θ
JA
θ
JA
θ
JA
θ
JC
条件
静止的空气中
为1m / s的空气流
3米/秒的空气流
分钟。
典型值。
120
115
105
58
MAX 。单位
° C / W
° C / W
° C / W
° C / W
热阻结到外壳
MDS 670-04 B
集成的次区域协调IT系统
l
4
525镭CE圣REET ，加利福尼亚州圣何塞， 9512 6
l
修订版011905
电话：（ 408 ） 29 7-120 1
l
W W瓦特I C S T 。 C 0米
ICS670-04
L
OW
P
HASE
N
OISE
, Z
ERO
D
ELAY
B
UFFER和
M
ULTIPLIER
相位噪声为125 MHz的输出， 25 MHz的时钟输入
（ VDD = 3.3V）
0
-20
-40
ICS670-02相位噪声
3.3 V ， 25 125出
-60
-80
-100
-120
-140
10E+0
100E+0
1E+3
10E+3
100E+3
1E+6
10E+6
MDS 670-04 B
集成的次区域协调IT系统
l
5
525镭CE圣REET ，加利福尼亚州圣何塞， 9512 6
l
修订版011905
电话：（ 408 ） 29 7-120 1
l
W W瓦特I C S T 。 C 0米
QQ：2880707522 复制
