ICS664-02
PECL数字视频时钟源
描述
该ICS664-02提供时钟产生和
转换时钟速率通常需要在高清晰度电视
数字视频设备。该ICS664-02采用了最新的
锁相环（PLL）技术提供
出色的相位噪声和长期的抖动性能
为优良的同步和S / N比。
从27兆赫产生的音频采样时钟，用
该ICS661 。
如果你有一个要求，请联系ICS
输入和输出频率不包含在本
文档。 ICS可以快速修改本产品，以满足
特殊的要求。
特点
封装采用16引脚TSSOP
可在Pb（铅）免费包装
时钟或晶振输入
低相位噪声
低抖动
精确（ 0 PPM ）的比率倍增
断电控制
在ICS660提高相位噪声
差分输出
支持HDTV SMTE 292M HD- SDI标准
广播
框图
VDD （P2）的
VDD （P3）
VDDO
VDD （ P10 ）
X2
水晶
振荡器
X1/REFIN
SELIN
S3:0
4
PLL时钟
合成
CLK
CLK
GND （ P6 ）
GND （ P5 ）
GND （ P12 ）
MDS 664-02
集成电路系统公司
●
1
525马街，圣何塞，加利福尼亚95126
●
修订版062304
电话：（ 408 ） 297-1201
●
www.icst.com
ICS664-02
PECL数字视频时钟源
引脚分配
X1/REFIN
VDD
VDD
S0
GND
GND
S3
S2
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
X2
VDDO
CLK
CLK
GND
SELIN
VDD
S1
输出时钟选型表
S3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
S2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
S1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
S0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
输入
频率
（兆赫）
直通
27
27
13.5
13.5
版权所有
版权所有
74.25
74.175824
版权所有
版权所有
54
54
54
27
产量
频率
（兆赫）
掉电
输入频率
74.25
74.175824
74.25
74.175824
版权所有
版权所有
54
54
版权所有
版权所有
74.25
74.175824
13.5
13.5
16针4.40万车身，0.65毫米间距TSSOP
引脚说明
针
数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
针
名字
X1/REFIN
VDD
VDD
S0
GND
GND
S3
S2
S1
VDD
SELIN
GND
CLK
CLK
VDDO
X2
针
TYPE
输入
动力
动力
输入
动力
动力
输入
输入
输入
动力
输入
动力
产量
产量
动力
输入
电源的晶体振荡器。
电源的PLL 。
引脚说明
该引脚连接到晶振或时钟输入
输出频率选择。确定每个表上面的输出频率。在片内上拉。
地面PLL 。
地面振荡器。
输出频率选择。确定每个表上面的输出频率。在片内上拉。
输出频率选择。确定每个表上面的输出频率。在片内上拉。
输出频率选择。确定每个表上面的输出频率。在片内上拉。
电源。
低时钟输入，为高结晶。在片内上拉。
地输出级的
免费时钟输出。
时钟输出。
电源，用于输出级。
该引脚连接到晶体。如果使用的是时钟输入平仓离场。
MDS 664-02
2
●
修订版062304
电话：（ 408 ） 297-1201
●
集成电路系统公司
●
525马街，圣何塞，加利福尼亚95126
www.icst.com
ICS664-02
PECL数字视频时钟源
应用信息
终端电阻
终止与50Ω的输出地。
调节板的杂散电容匹配
名义上所需晶体负载电容。为了减少
可能的噪声拾取，使用非常短的PCB走线（和
无孔）被晶体和器件。
的负载电容值可以是大致
由式C = 2（下测定
L
- 6）其中C是
负载电容连接到X1和X2 ，和C
L
为
负载电容的晶体的指定值。
一个典型的晶体C
L
18 pF的，所以C = 2 （ 18 - 6 ） = 24 pF的。
由于这些电容调整杂散电容
PCB的，用你的最后检查输出频率
布局，以查看是否应当改变C的值。
去耦电容
对于任何高性能的混合信号IC，该
ICS664-02必须从系统的电源分离
噪音进行优化。
0.01μF的去耦电容必须连接
每个VDD与PCB地平面之间。对
对干扰系统电源噪声进一步后卫，
该ICS664-02应该使用一个共同的连接
在PCB电源层上的图中所示
下一页。铁氧体磁珠和大容量电容的帮助
减少供应那个可以较低频率的噪声
导致输出时钟的相位调制。
PCB布局建议
为确保最佳的设备性能和最低的输出
相位噪声，遵循以下原则应该是
观察到。
1 ）每一个0.01μF去耦电容应
安装在电路板的元件侧靠近
VDD引脚越好。没有通孔，应使用
之间的去耦电容和VDD引脚。在PCB
跟踪到VDD引脚应保持尽可能的短，
如要通过PCB走线到地面。的距离
铁氧体磁珠和散装解耦从设备是
不太重要。
2 ）外部晶体的旁边安装
设备与短的走线。 X1和X2的痕迹应
不被下一个路由到彼此以最小的空间，
相反，他们应该从分开客场
痕迹。
3 ）为了减少EMI，并获得最佳的信号完整性，
在50Ω串联端接电阻应放置
关闭到时钟输出。
4）优化布局之一，在所有组件
电路板的同一侧，通过其他最大限度地减少通孔
信号层（铁氧体磁珠和去耦大容量
电容器可以安装在背面） 。其他信号
走线应远离ICS664-02 。这
包括信号迹线正下方的设备，或上
相邻使用的地线平面层的层
装置。
推荐电源连接的
优化设备性能
在V D D P
onnection至3.3V
P流ER P通道
铁素体
珠子
在V D D P
B天狗 ecoupling apacitor
（如1 ？F的钽）
在V D D P
0.01
F ecoupling apacitors
所有电源引脚都必须连接到相同的
电压，除VDDO ，其可以被连接到一
为了改变输出电平低的电压。
为了达到绝对最低抖动，动力部分
用专用的低压降稳压器，这将提供高
隔离电源噪声。许多公司
产生非常小的，价廉的调节剂;一
例子是美国国家半导体LP2985 。
晶体负载电容
如果使用的是晶体，该晶体的设备连接
应包括垫从X1电容到地
和从X2到地。这些电容是用来
MDS 664-02
3
●
修订版062304
电话：（ 408 ） 297-1201
●
集成电路系统公司
●
525马街，圣何塞，加利福尼亚95126
www.icst.com
ICS664-02
PECL数字视频时钟源
绝对最大额定值
上面讲下面列出的收视率可能会导致该ICS664-02永久性损坏。这些评价，
这对于ICS商业额定零件标准值，只是应力额定值。功能操作
该设备在这些或以上的任何其他条件的业务部门所标明
规格是不是暗示。暴露在绝对最大额定值条件下长时间可以
影响产品的可靠性。电气参数只能在推荐工作保障
温度范围。
项
电源电压（VDD）
所有输入和输出
工作环境温度
储存温度
结温
焊接温度
5.5 V
等级
-0.5V到VDD + 0.5 V
0到+ 70℃
-65到+ 150°C
125° C
260° C
推荐工作条件
参数
工作环境温度
电源电压（相对于GND测量）
分钟。
0
+3.0
典型值。
马克斯。
+70
+3.6
单位
°C
V
DC电气特性
除非另有说明，否则
VDD = 3.3V ± 10 ％ ，
环境温度0 + 70°C
参数
工作电压
电源电流
待机电源电流
输入高电压
输入低电压
输出高电压
输出低电压
输入电容
内部上拉电阻
符号
VDD
VDDO
国际直拨电话
IDDPD
V
IH
V
IL
V
OH
V
OL
C
IN
R
PU
条件
分钟。
3.0
2.5
典型值。
马克斯。
3.6
VDD
单位
V
V
mA
A
V
空载
2
25
75
0.8
VDDO-1.5
VDDO-2.0
VDDO-1.1
VDDO-1.8
7
120
V
V
V
pF
k
输入引脚
MDS 664-02
4
●
修订版062304
电话：（ 408 ） 297-1201
●
集成电路系统公司
●
525马街，圣何塞，加利福尼亚95126
www.icst.com
QQ：2880707522 复制
