ICS663
PLL B
UILDING
B
LOCK
描述
该ICS663是一种低成本的锁相环（ PLL ）
专为时钟合成和同步。
包括在芯片的相位检测器上，充
泵，压控振荡器（ VCO），和一个
输出缓冲器。通过使用外部基准
和VCO分频器（与ICS674-01实施，
例如），用户可以容易地将设备配置
锁定到各种各样的输入频率。
该装置的相位检测器和VCO的功能
也可以单独使用。这使
其他的PLL电路的结构。例如，该
ICS663相位检测器可被用于控制压控
电路如MK3754 。
对于需要掉电或输出的应用
启用的特征，请参考ICS673-01 。
特点
封装采用8引脚SOIC
输出时钟范围为1MHz至100MHz （ 3.3 V ） ， 1兆赫
到120兆赫（5V）
外部PLL环路滤波器能够配置一个
宽范围的输入频率
（视频水平同步，例如）
接受能力在kHz范围内的输入时钟
在TTL电平25 mA输出驱动能力
低功耗CMOS工艺
+ 3.3V ± 5％或+ 5V ± 10 ％工作电压
与ICS674-01一起使用，形成一个完整的
PLL电路
独立于其他的PLL配置
鉴相器和压控振荡器块可用于
提供工业温度级版本
为了更好地抖动性能，使用MK1575
框图
LF
LFR
VDD
I
cp
锁相输入
FIN
P HASE /
频率
etector
UP
F B IN
VCO
下
1
MUX
4
0
2
LK
I
cp
SEL
外部反馈D值ivider
（如在IC S674-01 ）
MDS 663
I N T E GRAて维C我R C U I吨S y时S T ê米每秒
●
1
525赛STRE等，圣乔本身， CA 9 5126
●
修订版062904
TE L（ 40 8 ） 2 97-12 01
●
W W瓦特I C ST 。 C 0米
ICS663
PLL B
UILDING
B
LOCK
引脚分配
VCO后分频选择表
SEL
VCO帖子
DIVIDE
8
2
FBIN
VDD
GND
LF
1
2
3
4
8
7
6
5
REFIN
CLK
SEL
LFR
0
1
0 =直接连接引脚接地
1 =直接连接引脚连接到VDD
8引脚（ 150 mil）的SOIC
引脚说明
针
数
1
2
3
4
针
名字
FBIN
VDD
GND
LF
针
TYPE
输入
动力
动力
输入
引脚说明
反馈时钟输入。连接的反馈分频器的到输出
该引脚。下降沿触发。
VDD 。连接到+3.3 V或5 V.
连接到地面。
环路滤波器的连接（参见图1第5页） 。
当仅使用相位检测器模块，该引脚用作
电荷泵的输出。
当仅使用VCO模块，该引脚作为压控振荡器的输入控制
电压。
环路滤波器返回（参见图1第5页） 。
选择引脚VCO分频后，按照上面的表格。
时钟输出。
参考时钟输入。输入时钟连接到该引脚。下降沿
触发。
5
6
7
8
LFR
SEL
CLK
REFIN
输入
输入
产量
输入
MDS 663
在TE碎电路系统
●
2
525镭CE街，加利福尼亚州圣何塞， 9512 6
●
修订版062904
电话：（ 08 4 ） 297-1 201
●
W W瓦特I C S T 。 C 0米
ICS663
PLL B
UILDING
B
LOCK
绝对最大额定值
上面讲下面列出的收视率可能会导致对ICS663永久性损坏。这些评价，其中
对于ICS商业额定零件标准值，只是应力额定值。的功能操作
器件在这些或以上的任何其他条件的业务部门所标明
规格是不是暗示。暴露在绝对最大额定值条件下长时间可以
影响产品的可靠性。电气参数只能在推荐工作保障
温度范围。
项
电源电压（VDD）
所有输入和输出
工作环境温度
工业温度
储存温度
焊接温度
7V
等级
-0.5V到VDD + 0.5V
0至+ 70°C
-40至+ 85°C
-65到+ 150°C
260°C
推荐工作条件
参数
工作环境温度
电源电压（相对于GND测量）
分钟。
-40
+3.13
典型值。
马克斯。
+85
+5.5
单位
°C
V
DC电气特性
VDD = 3.3V ± 5％或5.0 V± 10 ％ ，
环境温度-40 + 85°C ，除非另有说明
参数
工作电压
逻辑输入高电压
逻辑输入低电压
LF输入电压范围
输出高电压
输出低电压
输出高电压， CMOS
水平
工作电源电流
短路电流
输入电容
符号
VDD
V
IH
V
IL
V
I
V
OH
V
OL
V
OH
国际直拨电话
I
OS
C
I
条件
REFIN ， FBIN ，
SEL
REFIN ， FBIN ，
SEL
分钟。
3.13
2
典型值。
马克斯。
5.5
单位
V
V
0.8
0
VDD
0.4
VDD-0.4
15
±100
5
V
V
V
V
I
OH
= -25毫安
I
OL
= 25毫安
I
OH
= -8毫安
VDD = 5.0 V ，
无负载， 40 MHz的
CLK
SEL
2.4
mA
mA
pF
MDS 663
在TE碎电路系统
●
3
525镭CE街，加利福尼亚州圣何塞， 9512 6
●
修订版062904
电话：（ 08 4 ） 297-1 201
●
W W瓦特I C S T 。 C 0米
ICS663
PLL B
UILDING
B
LOCK
AC电气特性
VDD = 3.3V ± 5 ％ ，
环境温度-40 + 85°C ，除非另有说明
参数
输出时钟频率
（从引脚CLK ）
输入时钟频率
（到REFIN引脚或FBIN ）
输出上升时间
输出下降时间
输出时钟占空比
抖动，绝对峰 - 峰
VCO增益
电荷泵电流
符号
f
CLK
f
REF
t
OR
t
OF
t
DC
t
J
K
O
I
cp
条件
SEL = 1
SEL = 0
分钟。
1
0.25
注1
典型值。
MAX 。单位
100
25
8
兆赫
兆赫
兆赫
ns
ns
%
ps
兆赫/ V
A
0.8 2.0V
2.0 0.8V
在VDD / 2
40
1.2
0.75
50
250
200
2.5
2
1.5
60
VDD = 5.0 V± 10 ％ ，
环境温度-40 + 85°C ，除非另有说明
参数
输出时钟频率
（从引脚CLK ）
输入时钟频率
（到REFIN引脚或FBIN ）
输出上升时间
输出下降时间
输出时钟占空比
抖动，绝对峰 - 峰
VCO增益
电荷泵电流
符号
f
CLK
f
REF
t
OR
t
OF
t
DC
t
J
K
O
I
cp
条件
SEL = 1
SEL = 0
分钟。
1
0.25
注1
典型值。
MAX 。单位
120
30
8
兆赫
兆赫
兆赫
ns
ns
%
ps
兆赫/ V
A
0.8至2.0V
2.0 0.8 V
在VDD / 2
45
0.5
0.5
50
150
200
2.5
1
1
55
注1 ：最低输入频率由环路滤波器的设计限制。 1 kHz的是一个实际的最低限度。
热特性
参数
热阻结到
环境
符号
θ
JA
θ
JA
θ
JA
θ
JC
条件
静止的空气中
为1m / s的空气流
3米/秒的空气流
分钟。
典型值。
150
140
120
40
MAX 。单位
° C / W
° C / W
° C / W
° C / W
热阻结到外壳
MDS 663
在TE碎电路系统
●
4
525镭CE街，加利福尼亚州圣何塞， 9512 6
●
修订版062904
电话：（ 08 4 ） 297-1 201
●
W W瓦特I C S T 。 C 0米
ICS663
PLL B
UILDING
B
LOCK
外部元件
该ICS663需要外部的最小数量
组件正常工作。去耦
0.01μF的电容被连接到VDD之间
和GND尽量靠近ICS663越好。一系列
33Ω的终端电阻可在时钟被使用
输出。
特别注意事项必须选择循环进行
C成分
1
和C
2
:
1）循环的电容应为低泄漏型到
避免泄漏引起的相位噪声。为此原因，
切勿使用任何类型的极化或电解
电容器。
2 ）微音（机械振动板）也可以
诱导输出相位噪声时环路带宽
超过1 kHz的少。出于这个原因，陶瓷电容器
应该有C0G或NP0电介质。避免高K
电介质一样Z5U和X7R 。这些和其他一些
陶瓷具有压电特性的转换
机械振动变成了干扰电压噪声
与VCXO操作。
对于较大的回路电容值，如0.1μF或1μF ，
由松下制成PPS膜的类型，或金属聚类型
村田和康奈尔杜比利埃作出建议。
有关环路滤波器的问题或变化
特性，请联系您的销售区域FAE或
集成电路的应用程序。
避免PLL锁定
在一些应用中， ICS663可以“锁定”在
最大的VCO频率。为了避免这个问题的方法
问题是，使用外部分频器，总是
工作不管CLK输出正确
频率。在CLK输出频率可高达2倍
在AC列出的最大输出时钟频率
以上时，该设备在电气特性
未锁定状态。确保外部
分频器可运行在高达这个频率。
操作说明
该ICS663是PLL积木电路，其包括
一个集成的VCO，具有较宽的工作范围。该
设备使用外部PLL环路滤波器元件其中
通过适当的配置允许低输入时钟
基准频率，例如15.7千赫的Hsync输入。
相位/频率检测器比较而下落
对输入到FBIN和REFIN时钟边缘。然后，它
产生误差信号的电荷泵，其
产生的电荷成比例的这个错误。该
外部环路滤波器集成了这笔费用，生产
电压然后控制VCO的频率。
这个过程继续，直到FBIN的边缘
与REFIN时钟的边沿，在该排列
点的输出频率被锁定到输入
频率。
图1.示例配置
- 从200 kHz的基准产生一个20 MHz的时钟
3.3或5伏
C
2
0.01
F
R
Z
VDD
200的kH
C
1
LFR
SEL
LF
FIN
IC S 6 6 3
LK
20 M·H
F B IN
GND
200的kH
100
数字 ivider如
IC S 674-01
MDS 663
在TE碎电路系统
●
5
525镭CE街，加利福尼亚州圣何塞， 9512 6
●
修订版062904
电话：（ 08 4 ） 297-1 201
●
W W瓦特I C S T 。 C 0米
ICS663
PLL B
UILDING
B
LOCK
描述
该ICS663是一种低成本的锁相环（ PLL ）
专为时钟合成和同步。
包括在芯片的相位检测器上，充
泵，压控振荡器（ VCO），和一个
输出缓冲器。通过使用外部基准
和VCO分频器（与ICS674-01实施，
例如），用户可以容易地将设备配置
锁定到各种各样的输入频率。
该装置的相位检测器和VCO的功能
也可以单独使用。这使
其他的PLL电路的结构。例如，该
ICS663相位检测器可被用于控制压控
电路如MK3754 。
对于需要掉电或输出的应用
启用的特征，请参考ICS673-01 。
特点
封装采用8引脚SOIC
输出时钟范围为1MHz至100MHz （ 3.3 V ） ， 1兆赫
到120兆赫（5V）
外部PLL环路滤波器能够配置一个
宽范围的输入频率
（视频水平同步，例如）
接受能力在kHz范围内的输入时钟
在TTL电平25 mA输出驱动能力
低功耗CMOS工艺
+ 3.3V ± 5％或+ 5V ± 10 ％工作电压
与ICS674-01一起使用，形成一个完整的
PLL电路
独立于其他的PLL配置
鉴相器和压控振荡器块可用于
提供工业温度级版本
为了更好地抖动性能，使用MK1575
框图
LF
LFR
VDD
I
cp
锁相输入
FIN
P HASE /
频率
etector
UP
F B IN
VCO
下
1
MUX
4
0
2
LK
I
cp
SEL
外部反馈D值ivider
（如在IC S674-01 ）
MDS 663
I N T E GRAて维C我R C U I吨S y时S T ê米每秒
●
1
525赛STRE等，圣乔本身， CA 9 5126
●
修订版062904
TE L（ 40 8 ） 2 97-12 01
●
W W瓦特I C ST 。 C 0米
ICS663
PLL B
UILDING
B
LOCK
引脚分配
VCO后分频选择表
SEL
VCO帖子
DIVIDE
8
2
FBIN
VDD
GND
LF
1
2
3
4
8
7
6
5
REFIN
CLK
SEL
LFR
0
1
0 =直接连接引脚接地
1 =直接连接引脚连接到VDD
8引脚（ 150 mil）的SOIC
引脚说明
针
数
1
2
3
4
针
名字
FBIN
VDD
GND
LF
针
TYPE
输入
动力
动力
输入
引脚说明
反馈时钟输入。连接的反馈分频器的到输出
该引脚。下降沿触发。
VDD 。连接到+3.3 V或5 V.
连接到地面。
环路滤波器的连接（参见图1第5页） 。
当仅使用相位检测器模块，该引脚用作
电荷泵的输出。
当仅使用VCO模块，该引脚作为压控振荡器的输入控制
电压。
环路滤波器返回（参见图1第5页） 。
选择引脚VCO分频后，按照上面的表格。
时钟输出。
参考时钟输入。输入时钟连接到该引脚。下降沿
触发。
5
6
7
8
LFR
SEL
CLK
REFIN
输入
输入
产量
输入
MDS 663
在TE碎电路系统
●
2
525镭CE街，加利福尼亚州圣何塞， 9512 6
●
修订版062904
电话：（ 08 4 ） 297-1 201
●
W W瓦特I C S T 。 C 0米
ICS663
PLL B
UILDING
B
LOCK
绝对最大额定值
上面讲下面列出的收视率可能会导致对ICS663永久性损坏。这些评价，其中
对于ICS商业额定零件标准值，只是应力额定值。的功能操作
器件在这些或以上的任何其他条件的业务部门所标明
规格是不是暗示。暴露在绝对最大额定值条件下长时间可以
影响产品的可靠性。电气参数只能在推荐工作保障
温度范围。
项
电源电压（VDD）
所有输入和输出
工作环境温度
工业温度
储存温度
焊接温度
7V
等级
-0.5V到VDD + 0.5V
0至+ 70°C
-40至+ 85°C
-65到+ 150°C
260°C
推荐工作条件
参数
工作环境温度
电源电压（相对于GND测量）
分钟。
-40
+3.13
典型值。
马克斯。
+85
+5.5
单位
°C
V
DC电气特性
VDD = 3.3V ± 5％或5.0 V± 10 ％ ，
环境温度-40 + 85°C ，除非另有说明
参数
工作电压
逻辑输入高电压
逻辑输入低电压
LF输入电压范围
输出高电压
输出低电压
输出高电压， CMOS
水平
工作电源电流
短路电流
输入电容
符号
VDD
V
IH
V
IL
V
I
V
OH
V
OL
V
OH
国际直拨电话
I
OS
C
I
条件
REFIN ， FBIN ，
SEL
REFIN ， FBIN ，
SEL
分钟。
3.13
2
典型值。
马克斯。
5.5
单位
V
V
0.8
0
VDD
0.4
VDD-0.4
15
±100
5
V
V
V
V
I
OH
= -25毫安
I
OL
= 25毫安
I
OH
= -8毫安
VDD = 5.0 V ，
无负载， 40 MHz的
CLK
SEL
2.4
mA
mA
pF
MDS 663
在TE碎电路系统
●
3
525镭CE街，加利福尼亚州圣何塞， 9512 6
●
修订版062904
电话：（ 08 4 ） 297-1 201
●
W W瓦特I C S T 。 C 0米
ICS663
PLL B
UILDING
B
LOCK
AC电气特性
VDD = 3.3V ± 5 ％ ，
环境温度-40 + 85°C ，除非另有说明
参数
输出时钟频率
（从引脚CLK ）
输入时钟频率
（到REFIN引脚或FBIN ）
输出上升时间
输出下降时间
输出时钟占空比
抖动，绝对峰 - 峰
VCO增益
电荷泵电流
符号
f
CLK
f
REF
t
OR
t
OF
t
DC
t
J
K
O
I
cp
条件
SEL = 1
SEL = 0
分钟。
1
0.25
注1
典型值。
MAX 。单位
100
25
8
兆赫
兆赫
兆赫
ns
ns
%
ps
兆赫/ V
A
0.8 2.0V
2.0 0.8V
在VDD / 2
40
1.2
0.75
50
250
200
2.5
2
1.5
60
VDD = 5.0 V± 10 ％ ，
环境温度-40 + 85°C ，除非另有说明
参数
输出时钟频率
（从引脚CLK ）
输入时钟频率
（到REFIN引脚或FBIN ）
输出上升时间
输出下降时间
输出时钟占空比
抖动，绝对峰 - 峰
VCO增益
电荷泵电流
符号
f
CLK
f
REF
t
OR
t
OF
t
DC
t
J
K
O
I
cp
条件
SEL = 1
SEL = 0
分钟。
1
0.25
注1
典型值。
MAX 。单位
120
30
8
兆赫
兆赫
兆赫
ns
ns
%
ps
兆赫/ V
A
0.8至2.0V
2.0 0.8 V
在VDD / 2
45
0.5
0.5
50
150
200
2.5
1
1
55
注1 ：最低输入频率由环路滤波器的设计限制。 1 kHz的是一个实际的最低限度。
热特性
参数
热阻结到
环境
符号
θ
JA
θ
JA
θ
JA
θ
JC
条件
静止的空气中
为1m / s的空气流
3米/秒的空气流
分钟。
典型值。
150
140
120
40
MAX 。单位
° C / W
° C / W
° C / W
° C / W
热阻结到外壳
MDS 663
在TE碎电路系统
●
4
525镭CE街，加利福尼亚州圣何塞， 9512 6
●
修订版062904
电话：（ 08 4 ） 297-1 201
●
W W瓦特I C S T 。 C 0米
ICS663
PLL B
UILDING
B
LOCK
外部元件
该ICS663需要外部的最小数量
组件正常工作。去耦
0.01μF的电容被连接到VDD之间
和GND尽量靠近ICS663越好。一系列
33Ω的终端电阻可在时钟被使用
输出。
特别注意事项必须选择循环进行
C成分
1
和C
2
:
1）循环的电容应为低泄漏型到
避免泄漏引起的相位噪声。为此原因，
切勿使用任何类型的极化或电解
电容器。
2 ）微音（机械振动板）也可以
诱导输出相位噪声时环路带宽
超过1 kHz的少。出于这个原因，陶瓷电容器
应该有C0G或NP0电介质。避免高K
电介质一样Z5U和X7R 。这些和其他一些
陶瓷具有压电特性的转换
机械振动变成了干扰电压噪声
与VCXO操作。
对于较大的回路电容值，如0.1μF或1μF ，
由松下制成PPS膜的类型，或金属聚类型
村田和康奈尔杜比利埃作出建议。
有关环路滤波器的问题或变化
特性，请联系您的销售区域FAE或
集成电路的应用程序。
避免PLL锁定
在一些应用中， ICS663可以“锁定”在
最大的VCO频率。为了避免这个问题的方法
问题是，使用外部分频器，总是
工作不管CLK输出正确
频率。在CLK输出频率可高达2倍
在AC列出的最大输出时钟频率
以上时，该设备在电气特性
未锁定状态。确保外部
分频器可运行在高达这个频率。
操作说明
该ICS663是PLL积木电路，其包括
一个集成的VCO，具有较宽的工作范围。该
设备使用外部PLL环路滤波器元件其中
通过适当的配置允许低输入时钟
基准频率，例如15.7千赫的Hsync输入。
相位/频率检测器比较而下落
对输入到FBIN和REFIN时钟边缘。然后，它
产生误差信号的电荷泵，其
产生的电荷成比例的这个错误。该
外部环路滤波器集成了这笔费用，生产
电压然后控制VCO的频率。
这个过程继续，直到FBIN的边缘
与REFIN时钟的边沿，在该排列
点的输出频率被锁定到输入
频率。
图1.示例配置
- 从200 kHz的基准产生一个20 MHz的时钟
3.3或5伏
C
2
0.01
F
R
Z
VDD
200的kH
C
1
LFR
SEL
LF
FIN
IC S 6 6 3
LK
20 M·H
F B IN
GND
200的kH
100
数字 ivider如
IC S 674-01
MDS 663
在TE碎电路系统
●
5
525镭CE街，加利福尼亚州圣何塞， 9512 6
●
修订版062904
电话：（ 08 4 ） 297-1 201
●
W W瓦特I C S T 。 C 0米
QQ：2880707522 复制
