P L I M | N A R Y I ·N· R M在I 0：N
ICS650-44
扩频时钟合成器
描述
该ICS650-44是一个扩频时钟合成器
用于视频投影仪和数字电视应用。
它产生的电磁干扰的三个副本优化的50兆赫
时钟信号（EMI峰值减少为7 14分贝上第三
通过19次谐波），通过使用传播的
从25 MHz的晶振或时钟频谱技术
输入。调制速率是50kHz 。
特点
封装采用16引脚TSSOP （ 173万）
电源电压： VDD = 3.3 V ， VDDO = 2.5 V
峰到峰抖动： ± 125 ps的典型值
输出占空比五十五分之四十五％ （最坏情况）
25 MHz晶体或参考时钟输入
对所有输出的时钟为零（0） ppm的频率误差
先进的低功耗CMOS工艺
工业级温度范围（-40℃至+ 85°C ）
可在Pb（铅）免费包装
框图
VDD
3
25 MHz晶体
或时钟输入
X1/CLKIN
水晶
OSC
X2
外部电容
与晶体所需
输入。
VDDO
50M
与PLL
传播
SPECTRUM
控制
逻辑
50M
FS3 ： 0
50M
GND
2
PDTS
MDS 650-44
集成电路系统公司
●
1
525马街，圣何塞，加利福尼亚95126
●
修订版080305
电话：（ 408 ） 297-1201
●
www.icst.com
P L I M | N A R Y I ·N· R M在I 0：N
ICS650-44
扩频时钟合成器
引脚分配
X1 / CLKIN
FS0
FS1
50M
VDD
GND
FS3
50M
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
X2
VDD
PDTS
FS2
VDD
GND
VDDO
50M
扩频和输出
配置表
FS2 FS3
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
FS1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
FS0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
传播类型
中心
中心
中心
中心
中心
中心
中心
中心
下
下
下
下
下
下
下
关闭
SS OUT
±0.25
±0.50
±0.75
±1.00
±1.25
±1.50
±1.75
±2.00
-0.5
-0.75
-1.0
-1.25
-1.5
-1.75
-2.0
关闭
16引脚（ 173 mil）的TSSOP
MDS 650-44
集成电路系统公司
●
2
525马街，圣何塞，加利福尼亚95126
●
修订版080305
电话：（ 408 ） 297-1201
●
www.icst.com
P L I M | N A R Y I ·N· R M在I 0：N
ICS650-44
扩频时钟合成器
引脚说明
针
数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
引脚名称
X1/CLKIN
FS0
FS1
50M
VDD
GND
FS3
50M
50M
VDDO
GND
VDD
FS2
PDTS
VDD
X2
针
TYPE
输入
输入
输入
产量
动力
动力
输入
产量
产量
动力
动力
动力
输入
输入
动力
产量
引脚说明
晶振输入。该引脚连接到一个25 MHz的晶振或外部输入
时钟。
选择引脚0内部上拉电阻。见第2页上的表。
选择引脚1内部上拉电阻。见第2页上的表。
扩频输出。当三态内部弱上拉了下来。
连接至+3.3 V.
连接到地面。
选择引脚3.内部上拉电阻。见第2页上的表。
扩频输出。当三态内部弱上拉了下来。
扩频输出。当三态内部弱上拉了下来。
连接至+2.5 V.
连接到地面。
连接至+3.3 V.
选择引脚2.内部上拉电阻。见第2页上的表。
关断整个芯片。三态CLK输出低电平时。国内
拉。
连接至+3.3 V.
晶振输出。该引脚连接到一个25 MHz的晶振。如果不连接
时钟输入。
外部元件
去耦电容
对于任何高性能的混合信号IC，该
ICS650-44必须从系统的电源分离
噪音进行优化。
0.01μF的去耦电容必须连接
每个VDD与PCB地平面之间。
晶体负载电容
该器件晶振连接应包括垫
小电容器从X1到地面和从X2到
地面上。这些电容器用于调节的杂散
电路板的电容相匹配的名义上
所需的晶体负载电容。由于负载
电容只能在此修整增加
过程中，要保持杂散电容到是很重要的
最低用很短的PCB走线（无孔）
晶体和器件之间。水晶电容器
必须从每一个引脚的X1和X2 ，以进行连接
地面上。
这些水晶瓶盖的值（单位为pF ）应该等于
(C
L
-6 pF的）* 2 。在这个方程，C
L
=晶体负载
电容的单位为pF 。例如：对于一个16 pF的晶体
负载电容，每个晶体电容器将是20
pF的〔 （ 16-6 ）×2 〕 = 20 。
系列终端电阻
时钟输出走线超过一英寸应该用系列
终止。以系列终止50Ω迹线（一
常用的走线阻抗） ，放置一个33Ω的电阻
串联在时钟线，尽量靠近时钟输出
销越好。时钟的标称阻抗
输出为20Ω 。
MDS 650-44
集成电路系统公司
●
3
525马街，圣何塞，加利福尼亚95126
●
修订版080305
电话：（ 408 ） 297-1201
●
www.icst.com
P L I M | N A R Y I ·N· R M在I 0：N
ICS650-44
扩频时钟合成器
PCB布局建议
为确保最佳的设备性能和最低的输出
相位噪声，遵循以下原则应该是
观察到。
1） 0.01μF去耦电容应
安装在电路板的元件侧靠近
VDD引脚越好。没有通孔，应使用
之间的去耦电容和VDD引脚。该
PCB走线连接到VDD引脚应尽可能的短
可能的话，也应在PCB走线通过地面。
2）外部晶振应安装就在旁边
该设备具有短的走线。 X1和X2的痕迹
不应该被路由成彼此相邻以最小
空间，相反，他们应该分开并远离
其他痕迹。
3 ）为了减少EMI，在33Ω串联端接电阻
应放置在靠近给时钟输出。
4）优化布局之一，在所有组件
电路板的同一侧，通过其他最大限度地减少通孔
信号层。其他信号走线应
离ICS650-44 。这包括信号线
只是在器件下方，或在邻近的层
设备所使用的接地平面层。
绝对最大额定值
上面讲下面列出的收视率可能会导致该ICS650-44永久性损坏。这些评价，
这对于ICS商业额定零件标准值，只是应力额定值。功能操作
该设备在这些或以上的任何其他条件的业务部门所标明
规格是不是暗示。暴露在绝对最大额定值条件下长时间可以
影响产品的可靠性。电气参数只能在推荐工作保障
温度范围。
项
电源电压（VDD）
所有输入和输出
工作环境温度
储存温度
结温
（ 10秒以内）焊接温度
5V
等级
-0.5 V至VDD + 0.5 V
-40至+ 85°C
-65到+ 150°C
125°C
260°C
推荐工作条件
参数
工作环境温度
电源电压（ VDD ，相对于GND ）
电源电压（ VDDO ）
电源斜坡时间，图4
分钟。
-40
+3.135
+2.375
典型值。
–
+3.3
+2.5
马克斯。
+85
+3.465
+2.625
4
单位
°C
V
V
ms
MDS 650-44
集成电路系统公司
●
4
525马街，圣何塞，加利福尼亚95126
●
修订版080305
电话：（ 408 ） 297-1201
●
www.icst.com
P L I M | N A R Y I ·N· R M在I 0：N
ICS650-44
扩频时钟合成器
DC电气特性
除非另有说明，否则
VDD = 3.3V ± 5 ％ ， VDDO = 2.5 V± 5 ％
，环境温度-40 + 85°C
参数
符号
国际直拨电话
条件
空载
PDTS = 0时，无负载
空载
分钟。
典型值。
27
40
4
1
马克斯。
单位
mA
uA
mA
uA
V
工作电源电流
IDDO
输入高电压
输入低电压
输入高电压
输入低电压
输出高电压
输出低电压
短路电流
额定输出
阻抗
内部上拉电阻
输入漏电流
内部下拉
电阻器
输入电容
V
IH
V
IL
V
IH
V
IL
V
OH
V
OL
I
OS
Z
O
R
PU
I
I
R
PD
C
IN
PDTS = 0时，无负载
FS3 ：0， PDTS
FS3 ：0， PDTS
X1/CLKIN
X1/CLKIN
I
OH
= -4毫安
I
OL
= 4毫安
1.8
0.7 x
VDD
2
0.8
V
V
0.3 x
VDD
0.6
±50
20
V
V
V
mA
k
uA
k
pF
FS3 ：0， PDTS
FS3 ： 0 ， PDTS ， VIN = VDD
CLK输出
输入
360
1
900
4
MDS 650-44
集成电路系统公司
●
5
525马街，圣何塞，加利福尼亚95126
●
修订版080305
电话：（ 408 ） 297-1201
●
www.icst.com
P L I M | N A R Y I ·N· R M在I 0：N
ICS650-44
扩频时钟合成器
描述
该ICS650-44是一个扩频时钟合成器
用于视频投影仪和数字电视应用。
它产生的电磁干扰的三个副本优化的50兆赫
时钟信号（EMI峰值减少为7 14分贝上第三
通过19次谐波），通过使用传播的
从25 MHz的晶振或时钟频谱技术
输入。调制速率是50kHz 。
特点
封装采用16引脚TSSOP （ 173万）
电源电压： VDD = 3.3 V ， VDDO = 2.5 V
峰到峰抖动： ± 125 ps的典型值
输出占空比五十五分之四十五％ （最坏情况）
25 MHz晶体或参考时钟输入
对所有输出的时钟为零（0） ppm的频率误差
先进的低功耗CMOS工艺
工业级温度范围（-40℃至+ 85°C ）
可在Pb（铅）免费包装
框图
VDD
3
25 MHz晶体
或时钟输入
X1/CLKIN
水晶
OSC
X2
外部电容
与晶体所需
输入。
VDDO
50M
与PLL
传播
SPECTRUM
控制
逻辑
50M
FS3 ： 0
50M
GND
2
PDTS
MDS 650-44
集成电路系统公司
●
1
525马街，圣何塞，加利福尼亚95126
●
修订版080305
电话：（ 408 ） 297-1201
●
www.icst.com
P L I M | N A R Y I ·N· R M在I 0：N
ICS650-44
扩频时钟合成器
引脚分配
X1 / CLKIN
FS0
FS1
50M
VDD
GND
FS3
50M
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
X2
VDD
PDTS
FS2
VDD
GND
VDDO
50M
扩频和输出
配置表
FS2 FS3
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
FS1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
FS0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
传播类型
中心
中心
中心
中心
中心
中心
中心
中心
下
下
下
下
下
下
下
关闭
SS OUT
±0.25
±0.50
±0.75
±1.00
±1.25
±1.50
±1.75
±2.00
-0.5
-0.75
-1.0
-1.25
-1.5
-1.75
-2.0
关闭
16引脚（ 173 mil）的TSSOP
MDS 650-44
集成电路系统公司
●
2
525马街，圣何塞，加利福尼亚95126
●
修订版080305
电话：（ 408 ） 297-1201
●
www.icst.com
P L I M | N A R Y I ·N· R M在I 0：N
ICS650-44
扩频时钟合成器
引脚说明
针
数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
引脚名称
X1/CLKIN
FS0
FS1
50M
VDD
GND
FS3
50M
50M
VDDO
GND
VDD
FS2
PDTS
VDD
X2
针
TYPE
输入
输入
输入
产量
动力
动力
输入
产量
产量
动力
动力
动力
输入
输入
动力
产量
引脚说明
晶振输入。该引脚连接到一个25 MHz的晶振或外部输入
时钟。
选择引脚0内部上拉电阻。见第2页上的表。
选择引脚1内部上拉电阻。见第2页上的表。
扩频输出。当三态内部弱上拉了下来。
连接至+3.3 V.
连接到地面。
选择引脚3.内部上拉电阻。见第2页上的表。
扩频输出。当三态内部弱上拉了下来。
扩频输出。当三态内部弱上拉了下来。
连接至+2.5 V.
连接到地面。
连接至+3.3 V.
选择引脚2.内部上拉电阻。见第2页上的表。
关断整个芯片。三态CLK输出低电平时。国内
拉。
连接至+3.3 V.
晶振输出。该引脚连接到一个25 MHz的晶振。如果不连接
时钟输入。
外部元件
去耦电容
对于任何高性能的混合信号IC，该
ICS650-44必须从系统的电源分离
噪音进行优化。
0.01μF的去耦电容必须连接
每个VDD与PCB地平面之间。
晶体负载电容
该器件晶振连接应包括垫
小电容器从X1到地面和从X2到
地面上。这些电容器用于调节的杂散
电路板的电容相匹配的名义上
所需的晶体负载电容。由于负载
电容只能在此修整增加
过程中，要保持杂散电容到是很重要的
最低用很短的PCB走线（无孔）
晶体和器件之间。水晶电容器
必须从每一个引脚的X1和X2 ，以进行连接
地面上。
这些水晶瓶盖的值（单位为pF ）应该等于
(C
L
-6 pF的）* 2 。在这个方程，C
L
=晶体负载
电容的单位为pF 。例如：对于一个16 pF的晶体
负载电容，每个晶体电容器将是20
pF的〔 （ 16-6 ）×2 〕 = 20 。
系列终端电阻
时钟输出走线超过一英寸应该用系列
终止。以系列终止50Ω迹线（一
常用的走线阻抗） ，放置一个33Ω的电阻
串联在时钟线，尽量靠近时钟输出
销越好。时钟的标称阻抗
输出为20Ω 。
MDS 650-44
集成电路系统公司
●
3
525马街，圣何塞，加利福尼亚95126
●
修订版080305
电话：（ 408 ） 297-1201
●
www.icst.com
P L I M | N A R Y I ·N· R M在I 0：N
ICS650-44
扩频时钟合成器
PCB布局建议
为确保最佳的设备性能和最低的输出
相位噪声，遵循以下原则应该是
观察到。
1） 0.01μF去耦电容应
安装在电路板的元件侧靠近
VDD引脚越好。没有通孔，应使用
之间的去耦电容和VDD引脚。该
PCB走线连接到VDD引脚应尽可能的短
可能的话，也应在PCB走线通过地面。
2）外部晶振应安装就在旁边
该设备具有短的走线。 X1和X2的痕迹
不应该被路由成彼此相邻以最小
空间，相反，他们应该分开并远离
其他痕迹。
3 ）为了减少EMI，在33Ω串联端接电阻
应放置在靠近给时钟输出。
4）优化布局之一，在所有组件
电路板的同一侧，通过其他最大限度地减少通孔
信号层。其他信号走线应
离ICS650-44 。这包括信号线
只是在器件下方，或在邻近的层
设备所使用的接地平面层。
绝对最大额定值
上面讲下面列出的收视率可能会导致该ICS650-44永久性损坏。这些评价，
这对于ICS商业额定零件标准值，只是应力额定值。功能操作
该设备在这些或以上的任何其他条件的业务部门所标明
规格是不是暗示。暴露在绝对最大额定值条件下长时间可以
影响产品的可靠性。电气参数只能在推荐工作保障
温度范围。
项
电源电压（VDD）
所有输入和输出
工作环境温度
储存温度
结温
（ 10秒以内）焊接温度
5V
等级
-0.5 V至VDD + 0.5 V
-40至+ 85°C
-65到+ 150°C
125°C
260°C
推荐工作条件
参数
工作环境温度
电源电压（ VDD ，相对于GND ）
电源电压（ VDDO ）
电源斜坡时间，图4
分钟。
-40
+3.135
+2.375
典型值。
–
+3.3
+2.5
马克斯。
+85
+3.465
+2.625
4
单位
°C
V
V
ms
MDS 650-44
集成电路系统公司
●
4
525马街，圣何塞，加利福尼亚95126
●
修订版080305
电话：（ 408 ） 297-1201
●
www.icst.com
P L I M | N A R Y I ·N· R M在I 0：N
ICS650-44
扩频时钟合成器
DC电气特性
除非另有说明，否则
VDD = 3.3V ± 5 ％ ， VDDO = 2.5 V± 5 ％
，环境温度-40 + 85°C
参数
符号
国际直拨电话
条件
空载
PDTS = 0时，无负载
空载
分钟。
典型值。
27
40
4
1
马克斯。
单位
mA
uA
mA
uA
V
工作电源电流
IDDO
输入高电压
输入低电压
输入高电压
输入低电压
输出高电压
输出低电压
短路电流
额定输出
阻抗
内部上拉电阻
输入漏电流
内部下拉
电阻器
输入电容
V
IH
V
IL
V
IH
V
IL
V
OH
V
OL
I
OS
Z
O
R
PU
I
I
R
PD
C
IN
PDTS = 0时，无负载
FS3 ：0， PDTS
FS3 ：0， PDTS
X1/CLKIN
X1/CLKIN
I
OH
= -4毫安
I
OL
= 4毫安
1.8
0.7 x
VDD
2
0.8
V
V
0.3 x
VDD
0.6
±50
20
V
V
V
mA
k
uA
k
pF
FS3 ：0， PDTS
FS3 ： 0 ， PDTS ， VIN = VDD
CLK输出
输入
360
1
900
4
MDS 650-44
集成电路系统公司
●
5
525马街，圣何塞，加利福尼亚95126
●
修订版080305
电话：（ 408 ） 297-1201
●
www.icst.com
QQ：2880707522 复制
