ICS601-02
低相位噪声时钟乘法器
描述
该ICS601-02是一种低成本，低相位噪声，高
高性能时钟合成器的任何应用程序，
需要低相位噪声和低抖动。该ICS601是
ICS “最低相位噪声倍频。使用ICS的专利
模拟和数字锁相环（ PLL）的
技术，芯片接受10-27 MHz晶体或
时钟输入，并且产生输出时钟高达170
兆赫在3.3 V.独立的电源引脚提供使
输出可以是2.5V。
该产品是用于时钟生成。它具有低
输出抖动（变化在输出期间），但输入到
输出偏移和抖动都没有定义，也没有保证。
对于需要定义输入输出的应用
定时，使用ICS670-01 。
特点
16引脚SOIC封装（无铅）
使用基本的10 - 27 MHz晶振或时钟
专利PLL最低相位噪声
输出时钟高达170 MHz的3.3 V
低相位噪声： -132 dBc的/赫兹在10千赫
输出使能功能的三状态输出
低抖动 - 18 ps的1西格玛
25 mA驱动全摆幅CMOS输出
在TTL电平的能力
先进的，低功耗，亚微米CMOS工艺
工业级温度
3.3 V或5 V核心VDD 。输出时钟可以操作
下降到2.5伏
框图
VDD
VDDP
参考
DIVIDE
相
比较
收费
泵
环
滤波器
VCO
产量
卜FF器
CLK
X1/ICLK
水晶
振荡器
X2
基于ROM
乘
VCO
DIVIDE
选购水晶
电容器
需要
准确
调音
（未示出）的
MDS 601-02
GND
S3 S2 S1 S0
OE
1
修订版111204
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
ICS601-02
低相位噪声时钟乘法器
引脚分配
CLK
VDDP
VDD
VDD
VDD
X2
S1
X1/ICLK
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
GND
GND
GND
GND
OE
S0
S3
S2
倍频器选择表
S3 S2 S1 S0
CLK （见注2下页）
0
0
0
0
输入X4 / 3
0
0
0
1
输入X4
0
0
1
0
输入X25 / 4
0
0
1
1
输入X3
0
1
0
0
输入x7.5
0
1
0
1
输入X5
0
1
1
0
输入5233
0
1
1
1
输入X8
1
0
0
0
输入X8 / 3
1
0
0
1
输入X8
1
0
1
0
输入x12.5
1
0
1
1
输入5233
1
1
0
0
输入X15
1
1
0
1
输入X10
1
1
1
0
输入X12
1
1
1
1
输入X16
0 =直接连接到接地
1 =直接连接到VDD
引脚说明
数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
名字
CLK
VDDP
VDD
VDD
VDD
X2
S1
X1/ICLK
S2
S3
S0
OE
GND
GND
GND
GND
TYPE
O
P
P
P
P
XO
I
XI
I
I
I
I
P
P
P
P
描述
从VCO时钟输出。输出频率等于输入频率乘以倍频。
电源引脚CLK输出缓冲器。设置输出时钟的幅度。连接到2.5V或3.3V
连接到+ 3.3V或+ 5V 。必须匹配其他VDDS 。
连接到+ 3.3V或+ 5V 。必须匹配其他VDDS 。
连接到+ 3.3V或+ 5V 。必须匹配其他VDDS 。
水晶连接。连接到10 - 27 MHz的基本并行模式晶振。
乘数选择引脚1确定CLK输出每桌上面。内部上拉。
水晶连接。连接至10-27 MHz的基本并行模式晶振或时钟。
乘数选择引脚2.确定CLK输出每桌上面。内部上拉。
乘数选择引脚3.确定CLK输出每桌上面。内部上拉。
乘数选择引脚0确定CLK输出每桌上面。内部上拉。
输出使能。三态输出时钟时低。内部上拉。
连接到地面。
连接到地面。
连接到地面。
连接到地面。
键： I =输入，带内部上拉电阻; O =输出; P =电源连接;十一， X2 =水晶连接。
MDS 601-02
2
修订版111204
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
ICS601-02
低相位噪声时钟乘法器
实现低相位噪声
图1示出了在125 MHz的系统的典型相位噪声测量。这里有几个简单的步骤，可以
从ICS601-02实现这些水平相位噪声的措施。 VDD的变化会增加相位噪声，所以
有在该装置稳定，低噪声的电源电压是重要的。使用0.1 μF的电容并联去耦电容
0.01 μF 。具有这些电容器尽可能接近到ICS601-02电源引脚是很重要的。
禁用REFOUT时钟也是实现低相位噪声很重要;实验室测试表明，这可以
减少了多达10 dBc的/ Hz为单位的相位噪声。
0
-20
-40
相位噪声（ dBc的/赫兹）
-60
-80
-100
-120
-140
10.0E+0
100.0E+0
1.0E+3
10.0E+3
100.0E+3
1.0E+6
10.0E+6
偏移载波（赫兹）
在125 MHz的出图1相位噪声的ICS601-02 ， 25 MHz晶振输入， VDD =
3.3 V.
外部组件/晶体选择
该ICS601-02需要的外部元件正常工作的最小数目。的去耦电容
0.01 F和0.1 F应连接在VDD和GND之间，尽量靠近部分成为可能。一系列
33端接电阻
可用于时钟输出。该晶体连接在尽量靠近芯片
可能。水晶应该是基本模式，并联谐振。不要使用三次泛音。对于精确调整
使用晶体时，电容器应该从引脚X1连接到地和X2接地。在一般情况下，该值
水晶盖（ pF）的= ：这些电容器是由下面的等式，其中CL是晶体的负载电容给定
（CL -5 ）× 2，因此，对于具有16 pF的负载电容，晶体2 22 pF的盖都可以使用。对于任何给定电路板布局， ICS
可以测量电路板电容和建议的具体电容值来使用。
MDS 601-02
3
修订版111204
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
ICS601-02
低相位噪声时钟乘法器
电气规格
参数
条件
最低
绝对最大额定值（注1 ）
电源电压（VDD）
参考GND
输入和时钟输出
参考GND
-0.5
工作环境温度，我的版本
工业温度
-40
焊接温度
10秒以内
储存温度
-65
直流特性（ VDD = VDDP = 3.3 V除非另有说明）
工作电压（VDD）
3.0
输出缓冲电压， VDDP
2.375
只有输入高电压， VIH ， X1 / ICLK引脚
注3
(VDD/2)+1
只有输入低电压， VIL ， X1 / ICLK引脚
注3
输入高电压， VIH
2
输入低电压， VIL
输出高电压， VOH ， CMOS电平
IOH=-4mA
VDD-0.4
输出高电压， VOH
IOH=-12mA
2.4
输出低电压， VOL
IOL=12mA
工作电源电流， IDD
无负载， 125 MHz的
短路电流
每路输出
±40
输入电容
OE ，选择引脚
交流特性（ VDD = VDDP = 3.3 V除非另有说明）
输入频率
10
输出频率
在3.3V或5V
输出时钟上升时间
0.8 2.0V ，无负载
输出时钟下降时间
0.8 2.0V ，无负载
输出时钟占空比
在VDD / 2
45
最大绝对抖动，短期来看， 125 MHz的无负载
最大抖动， 1西格玛， 125兆赫（ X5 ）
空载
相位噪声，相对于运营商， 125兆赫（ X5 ） 100 Hz的偏移
相位噪声，相对于运营商， 125兆赫（ X5 ） 1 kHz偏置
相位噪声，相对于运营商， 125兆赫（ X5 ） 10 kHz偏置
相位噪声，相对于运营商， 125兆赫（ X5 ） 100 kHz偏置
典型
最大
7
VDD+0.5
85
260
150
5.5
VDD
(VDD/2)-1
0.8
单位
V
V
°C
°C
°C
V
V
V
V
V
V
V
V
V
mA
mA
pF
兆赫
兆赫
ns
ns
%
ps
ps
dBc的/赫兹
dBc的/赫兹
dBc的/赫兹
dBc的/赫兹
9
±60
5
0.4
20
50
±50
18
-108
-123
-132
-125
27
170
1.5
1.5
55
±75
25
注意事项： 1.强调超出上述绝对最大额定值可能会造成永久性损伤
装置。长时间暴露在水平之上的操作限制，但下面的绝对最高配置可
影响器件的可靠性。
2.输入和输出之间的相位关系，可以在加电时发生变化。对于一个固定的相
的关系，看到ICS570和ICS670 。
名义上是发生在VDD / 2 3.切换。
MDS 601-02
4
修订版111204
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
ICS601-02
低相位噪声时钟乘法器
包装外形和包装尺寸
（对于目前的尺寸规格，请参阅JEDEC号95. ）
16引脚SOIC
英寸
符号
民
最大
A
0.0532 0.0688
A1
0.0040 0.0098
B
0.0130 0.0200
C
0.0075 0.0098
D
0.3859 0.3937
E
0.1497 0.1574
e
.050 BSC
H
0.2284 0.2440
h
0.0099 0.0195
L
0.0160 0.0500
MILLIMETERS
民
最大
1.35
1.75
0.10
0.24
0.33
0.51
0.19
0.24
9.80 10.00
3.80
4.00
1.27 BSC
5.80
6.20
0.25
0.50
0.41
1.27
E
指数
区域
H
D
A1
e
C
高x 45
A
L
B
订购信息
零件/订单号
ICS601M-02I
ICS601M-02IT
ICS601M-02ILF
记号
ICS601M-02I
ICS601M-02I
ICS601M-02IL
ICS601M-02IL
运输包装
管
磁带和卷轴
管
包
16引脚窄体SOIC
16引脚窄体SOIC
16引脚窄体SOIC
温度
-40到85°C
-40到85°C
-40到85°C
ICS601M-02ILFT
磁带和卷轴
16引脚窄体SOIC
-40到85°C
而本文中所呈现的信息已被检查准确性和可靠性，集成电路系统
公司（ ICS）不承担其任何使用或任何专利或第三方的其他权利的侵犯概不负责
派对，这将导致其使用。没有任何其他电路，专利或许可。本产品适用于使用
正常的商业应用。任何其它的应用，如那些需要扩展的温度范围，高可靠性，或
不被推荐使用ICS其他特殊的环境要求，无需额外处理。 ICS保留
有权更改任何电路或规格，恕不另行通知。 ICS不授权或担保任何ICS的产品在生活中的使用
支持设备或关键的医疗器械。
MDS 601-02
5
修订版111204
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
ICS601-02
低相位噪声时钟乘法器
描述
该ICS601-02是一种低成本，低相位噪声，高
高性能时钟合成器的任何应用程序，
需要低相位噪声和低抖动。该ICS601是
ICS “最低相位噪声倍频。使用ICS的专利
模拟和数字锁相环（ PLL）的
技术，芯片接受10-27 MHz晶体或
时钟输入，并且产生输出时钟高达170
兆赫在3.3 V.独立的电源引脚提供使
输出可以是2.5V。
该产品是用于时钟生成。它具有低
输出抖动（变化在输出期间），但输入到
输出偏移和抖动都没有定义，也没有保证。
对于需要定义输入输出的应用
定时，使用ICS670-01 。
特点
16引脚SOIC封装（无铅）
使用基本的10 - 27 MHz晶振或时钟
专利PLL最低相位噪声
输出时钟高达170 MHz的3.3 V
低相位噪声： -132 dBc的/赫兹在10千赫
输出使能功能的三状态输出
低抖动 - 18 ps的1西格玛
25 mA驱动全摆幅CMOS输出
在TTL电平的能力
先进的，低功耗，亚微米CMOS工艺
工业级温度
3.3 V或5 V核心VDD 。输出时钟可以操作
下降到2.5伏
框图
VDD
VDDP
参考
DIVIDE
相
比较
收费
泵
环
滤波器
VCO
产量
卜FF器
CLK
X1/ICLK
水晶
振荡器
X2
基于ROM
乘
VCO
DIVIDE
选购水晶
电容器
需要
准确
调音
（未示出）的
MDS 601-02
GND
S3 S2 S1 S0
OE
1
修订版111204
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
ICS601-02
低相位噪声时钟乘法器
引脚分配
CLK
VDDP
VDD
VDD
VDD
X2
S1
X1/ICLK
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
GND
GND
GND
GND
OE
S0
S3
S2
倍频器选择表
S3 S2 S1 S0
CLK （见注2下页）
0
0
0
0
输入X4 / 3
0
0
0
1
输入X4
0
0
1
0
输入X25 / 4
0
0
1
1
输入X3
0
1
0
0
输入x7.5
0
1
0
1
输入X5
0
1
1
0
输入5233
0
1
1
1
输入X8
1
0
0
0
输入X8 / 3
1
0
0
1
输入X8
1
0
1
0
输入x12.5
1
0
1
1
输入5233
1
1
0
0
输入X15
1
1
0
1
输入X10
1
1
1
0
输入X12
1
1
1
1
输入X16
0 =直接连接到接地
1 =直接连接到VDD
引脚说明
数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
名字
CLK
VDDP
VDD
VDD
VDD
X2
S1
X1/ICLK
S2
S3
S0
OE
GND
GND
GND
GND
TYPE
O
P
P
P
P
XO
I
XI
I
I
I
I
P
P
P
P
描述
从VCO时钟输出。输出频率等于输入频率乘以倍频。
电源引脚CLK输出缓冲器。设置输出时钟的幅度。连接到2.5V或3.3V
连接到+ 3.3V或+ 5V 。必须匹配其他VDDS 。
连接到+ 3.3V或+ 5V 。必须匹配其他VDDS 。
连接到+ 3.3V或+ 5V 。必须匹配其他VDDS 。
水晶连接。连接到10 - 27 MHz的基本并行模式晶振。
乘数选择引脚1确定CLK输出每桌上面。内部上拉。
水晶连接。连接至10-27 MHz的基本并行模式晶振或时钟。
乘数选择引脚2.确定CLK输出每桌上面。内部上拉。
乘数选择引脚3.确定CLK输出每桌上面。内部上拉。
乘数选择引脚0确定CLK输出每桌上面。内部上拉。
输出使能。三态输出时钟时低。内部上拉。
连接到地面。
连接到地面。
连接到地面。
连接到地面。
键： I =输入，带内部上拉电阻; O =输出; P =电源连接;十一， X2 =水晶连接。
MDS 601-02
2
修订版111204
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
ICS601-02
低相位噪声时钟乘法器
实现低相位噪声
图1示出了在125 MHz的系统的典型相位噪声测量。这里有几个简单的步骤，可以
从ICS601-02实现这些水平相位噪声的措施。 VDD的变化会增加相位噪声，所以
有在该装置稳定，低噪声的电源电压是重要的。使用0.1 μF的电容并联去耦电容
0.01 μF 。具有这些电容器尽可能接近到ICS601-02电源引脚是很重要的。
禁用REFOUT时钟也是实现低相位噪声很重要;实验室测试表明，这可以
减少了多达10 dBc的/ Hz为单位的相位噪声。
0
-20
-40
相位噪声（ dBc的/赫兹）
-60
-80
-100
-120
-140
10.0E+0
100.0E+0
1.0E+3
10.0E+3
100.0E+3
1.0E+6
10.0E+6
偏移载波（赫兹）
在125 MHz的出图1相位噪声的ICS601-02 ， 25 MHz晶振输入， VDD =
3.3 V.
外部组件/晶体选择
该ICS601-02需要的外部元件正常工作的最小数目。的去耦电容
0.01 F和0.1 F应连接在VDD和GND之间，尽量靠近部分成为可能。一系列
33端接电阻
可用于时钟输出。该晶体连接在尽量靠近芯片
可能。水晶应该是基本模式，并联谐振。不要使用三次泛音。对于精确调整
使用晶体时，电容器应该从引脚X1连接到地和X2接地。在一般情况下，该值
水晶盖（ pF）的= ：这些电容器是由下面的等式，其中CL是晶体的负载电容给定
（CL -5 ）× 2，因此，对于具有16 pF的负载电容，晶体2 22 pF的盖都可以使用。对于任何给定电路板布局， ICS
可以测量电路板电容和建议的具体电容值来使用。
MDS 601-02
3
修订版111204
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
ICS601-02
低相位噪声时钟乘法器
电气规格
参数
条件
最低
绝对最大额定值（注1 ）
电源电压（VDD）
参考GND
输入和时钟输出
参考GND
-0.5
工作环境温度，我的版本
工业温度
-40
焊接温度
10秒以内
储存温度
-65
直流特性（ VDD = VDDP = 3.3 V除非另有说明）
工作电压（VDD）
3.0
输出缓冲电压， VDDP
2.375
只有输入高电压， VIH ， X1 / ICLK引脚
注3
(VDD/2)+1
只有输入低电压， VIL ， X1 / ICLK引脚
注3
输入高电压， VIH
2
输入低电压， VIL
输出高电压， VOH ， CMOS电平
IOH=-4mA
VDD-0.4
输出高电压， VOH
IOH=-12mA
2.4
输出低电压， VOL
IOL=12mA
工作电源电流， IDD
无负载， 125 MHz的
短路电流
每路输出
±40
输入电容
OE ，选择引脚
交流特性（ VDD = VDDP = 3.3 V除非另有说明）
输入频率
10
输出频率
在3.3V或5V
输出时钟上升时间
0.8 2.0V ，无负载
输出时钟下降时间
0.8 2.0V ，无负载
输出时钟占空比
在VDD / 2
45
最大绝对抖动，短期来看， 125 MHz的无负载
最大抖动， 1西格玛， 125兆赫（ X5 ）
空载
相位噪声，相对于运营商， 125兆赫（ X5 ） 100 Hz的偏移
相位噪声，相对于运营商， 125兆赫（ X5 ） 1 kHz偏置
相位噪声，相对于运营商， 125兆赫（ X5 ） 10 kHz偏置
相位噪声，相对于运营商， 125兆赫（ X5 ） 100 kHz偏置
典型
最大
7
VDD+0.5
85
260
150
5.5
VDD
(VDD/2)-1
0.8
单位
V
V
°C
°C
°C
V
V
V
V
V
V
V
V
V
mA
mA
pF
兆赫
兆赫
ns
ns
%
ps
ps
dBc的/赫兹
dBc的/赫兹
dBc的/赫兹
dBc的/赫兹
9
±60
5
0.4
20
50
±50
18
-108
-123
-132
-125
27
170
1.5
1.5
55
±75
25
注意事项： 1.强调超出上述绝对最大额定值可能会造成永久性损伤
装置。长时间暴露在水平之上的操作限制，但下面的绝对最高配置可
影响器件的可靠性。
2.输入和输出之间的相位关系，可以在加电时发生变化。对于一个固定的相
的关系，看到ICS570和ICS670 。
名义上是发生在VDD / 2 3.切换。
MDS 601-02
4
修订版111204
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
ICS601-02
低相位噪声时钟乘法器
包装外形和包装尺寸
（对于目前的尺寸规格，请参阅JEDEC号95. ）
16引脚SOIC
英寸
符号
民
最大
A
0.0532 0.0688
A1
0.0040 0.0098
B
0.0130 0.0200
C
0.0075 0.0098
D
0.3859 0.3937
E
0.1497 0.1574
e
.050 BSC
H
0.2284 0.2440
h
0.0099 0.0195
L
0.0160 0.0500
MILLIMETERS
民
最大
1.35
1.75
0.10
0.24
0.33
0.51
0.19
0.24
9.80 10.00
3.80
4.00
1.27 BSC
5.80
6.20
0.25
0.50
0.41
1.27
E
指数
区域
H
D
A1
e
C
高x 45
A
L
B
订购信息
零件/订单号
ICS601M-02I
ICS601M-02IT
ICS601M-02ILF
记号
ICS601M-02I
ICS601M-02I
ICS601M-02IL
ICS601M-02IL
运输包装
管
磁带和卷轴
管
包
16引脚窄体SOIC
16引脚窄体SOIC
16引脚窄体SOIC
温度
-40到85°C
-40到85°C
-40到85°C
ICS601M-02ILFT
磁带和卷轴
16引脚窄体SOIC
-40到85°C
而本文中所呈现的信息已被检查准确性和可靠性，集成电路系统
公司（ ICS）不承担其任何使用或任何专利或第三方的其他权利的侵犯概不负责
派对，这将导致其使用。没有任何其他电路，专利或许可。本产品适用于使用
正常的商业应用。任何其它的应用，如那些需要扩展的温度范围，高可靠性，或
不被推荐使用ICS其他特殊的环境要求，无需额外处理。 ICS保留
有权更改任何电路或规格，恕不另行通知。 ICS不授权或担保任何ICS的产品在生活中的使用
支持设备或关键的医疗器械。
MDS 601-02
5
修订版111204
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
QQ：2880707522 复制
