初步信息
ICS571
低相位噪声的零延迟缓冲器
特点
包装8引脚SOIC封装。
可作为低相位噪声X2乘数。
低偏移输出。一个是其他÷ 2 。
输入时钟频率高达160 MHz的电压为3.3V 。
从相位优于-100 dBc的/ Hz的噪声
为1kHz至1MHz的载波偏移
可以恢复不佳输入时钟的占空比。
45/55在3.3V输出时钟占空比。
高驱动能力>100 MHz的输出。
全CMOS时钟摆动与25毫安驱动器
能力的TTL电平。
先进的，低功耗的CMOS工艺。
操作的电压3.0 5.5 V.
描述
该ICS571是一种高速，高输出驱动，低
相位噪声的零延迟缓冲器（ ZDB ），这
ICS集成专有的模拟/数字相
锁相环（ PLL）的技术。 ICS介绍
这些设备世界标准于1992年，
该AV9170的亮相，并更新与
该ICS570 。该ICS571 ， ICS的一部分“
ClockBlocks
家庭，被设计在操作
较高的频率，具有更快的上升时间和下降时间，
并且具有较低的相位噪声。零延迟功能
意味着，在输入时钟的上升沿对齐
用两个输出的上升沿，给
外观上，通过该装置没有延迟的。那里
是在芯片上的两个输出端，一个是低偏移
由两个其它的分割。
该芯片非常适合于同步输出
大量的各种系统中，从个人计算机
到数据通信到视频。通过允许场外
芯片的反馈路径中， ICS571可以消除
延迟通过其他设备。在使用分频器的
反馈路径将使部分乘以
由两个以上。
框图
ICLK
FBIN
相
探测器，
收费
泵和
环路滤波器
电压
控制
振荡器
÷2
产量
卜FF器
CLK
产量
卜FF器
CLK/2
外部反馈可以来自CLK和CLK / 2 （见表2页） 。
1
修订版072899
印00年11月14日
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel （ 408 ） 295-9818fax
MDS 571 B
初步信息
ICS571
低相位噪声的零延迟缓冲器
引脚分配
ICLK
VDD
GND
CLK/2
1
2
3
4
8
7
6
5
FBIN
CLK
VDD
GND
反馈配置表和频率范围（在3.3V ）
反馈
CLK
CLK
输入时钟频率
CLK/2
2xInput时钟频率
CLK/2
输入时钟频率/ 2
输入时钟频率
输入范围
20兆赫-160
10 - 80 MHz的
引脚说明
数
1
2
3
4
5
6
7
8
名字
ICLK
VDD
GND
CLK/2
GND
VDD
CLK
FBIN
TYPE
CI
P
P
O
P
P
O
CI
描述
参考时钟输入。
连接到+ 3.3V或+ 5V 。必须像其他VDD 。
连接到地面。
根据表上面的时钟输出。低偏移除以2的第7针时钟。
连接到地面。
连接到+ 3.3V或+ 5V 。必须像其他VDD 。
每桌上面的时钟输出。
反馈时钟输入。连接到CLK和CLK / 2元以上表格。
关键字： CI =时钟输入， I =输入， O =输出， P =电源连接
外部元件
该ICS571需要一个0.01 μF去耦电容被连接VDD和GND之间的每个
芯片的一侧（引脚2和3之间，并且还管脚6和间5）。它们必须连接靠近
该ICS571尽量减少引线电感。无需外接电源滤波需要这种设备。
A 33
终端电阻可以使用旁边的每个输出引脚。
2
修订版072899
印00年11月14日
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel （ 408 ） 295-9818fax
MDS 571 B
初步信息
ICS571
低相位噪声的零延迟缓冲器
电气规格
参数
条件
绝对最大额定值（注1 ）
电源电压（VDD）
参考GND
输入
参考GND
时钟输出
参考GND
工作环境温度
焊接温度
10秒以内
储存温度
直流特性（ VDD = 5.0V或3.3V ，除非另有说明）
工作电压（VDD）
输入高电压， VIH ， ICLK ， FBIN
引脚1,8
输入低电压， VIL ， ICLK ， FBIN
引脚1,8
输出高电压， VOH ， CMOS电平
IOH=-4mA
输出高电压， VOH
IOH=-25mA
输出低电压， VOL
IOL=25mA
IDD工作电源电流，在133 ， 133出空载， 3.3V
IDD工作电源电流， 50 ， 100出空载， 3.3V
短路电流
每路输出
输入电容， ICLK ， FBIN
交流特性（ VDD = 5.0V或3.3V ，除非另有说明）
输入频率，时钟输入
FB从CLK
输入频率，时钟输入
FB从CLK / 2
歪斜CLK / 2相对于CLK的
注2
输入时钟输出连接到FBIN
注2
输出时钟上升时间， 5V
0.8 2.0V ， 15 pF负载
输出时钟下降时间， 5V
2.0 0.8V ， 15 pF负载
输出时钟上升时间， 3.3V
0.8 2.0V ， 15 pF负载
输出时钟下降时间， 3.3V
2.0 0.8V ， 15 pF负载
输出时钟占空比， 5V
在VDD / 2
输出时钟占空比， 3.3V
在VDD / 2
绝对时钟周期抖动， CLK ，注意3
从平均偏差
一个西格玛时钟周期抖动， CLK ，注意3
相位噪声，相对于载体
为1kHz偏移
相位噪声，相对于载体
在100kHz偏移
注意事项：
最低
典型
最大
7
VDD+0.5
VDD+0.5
70
260
150
5.5
VDD/2
VDD/2
VDD/2-1
单位
V
V
V
°C
°C
°C
V
V
V
V
V
V
mA
mA
mA
pF
兆赫
兆赫
ps
ps
ns
ns
ns
ns
%
%
ps
ps
dBc的/赫兹
dBc的/赫兹
-0.5
-0.5
0
-65
3
VDD/2+1
VDD-0.4
2.4
0.4
34
26
±100
5
20
10
150
-500
160
80
850
500
500
0.3
0.4
0.45
0.55
52至55
49至51
±80
50
-105
-115
40
45
60
55
1.强调除了这些可以永久损坏设备。
2.假设时钟具有相同的上升时间，从上升沿测量VDD / 2 。测量33Ω
终端电阻和15 pF的负载。适用于3.3V和5V的工作电压。
3. CLK / 2具有更低的抖动（绝对和1西格玛，在PS ），比CLK 。
3
修订版072899
印00年11月14日
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel （ 408 ） 295-9818fax
MDS 571 B
初步信息
ICS571
低相位噪声的零延迟缓冲器
包装外形和包装尺寸
8引脚SOIC
E
销1
H
符号
A
b
D
E
H
e
h
L
Q
英寸
民
最大
0.055 0.068
0.013 0.019
0.185 0.200
0.150 0.160
0.225 0.245
.050 BSC
0.015
0.016 0.035
0.004
0.01
MILLIMETERS
民
最大
1.397 1.7272
0.330
0.483
4.699
5.080
3.810
4.064
5.715
6.223
1.27 BSC
0.381
0.406
0.889
0.102
0.254
D
Q
e
b
c
高x 45
A
L
订购信息
零件/订单号
ICS571M
ICS571MT
记号
ICS571M
ICS571M
包
8引脚SOIC
磁带和卷轴8引脚SOIC
温度
0至70℃
0至70℃
虽然这里介绍的信息已被检查准确性和可靠性，集成电路系统（ ICS）不承担任何其使用，或用于任何责任
侵犯任何第三方专利或其他权利，这将导致其使用。没有任何其他电路，专利或许可。本产品适用于使用
正常的商业应用。任何其他应用程序，如那些需要扩展级温度范围，高可靠性，或其他特殊环境要求
不是由ICS的建议没有额外的处理。 ICS保留更改任何电路或规格，恕不另行通知。 ICS不授权或担保任何
ICS的产品用于生命支持设备或关键医疗器械的使用。
ClockBlocks是ICS的商标。
4
修订版072899
印00年11月14日
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel （ 408 ） 295-9818fax
MDS 571 B
QQ：2880707522 复制
