ICS557-01
PCI -E
XPRESS
C
LOCK
S
环境允许
描述
该ICS557-01是一个时钟芯片设计用于在使用中
PCI - Express卡作为时钟源。它提供了一对
在100 MHz的小型8引脚SOIC差分输出
封装。
使用ICS专利的锁相环（ PLL ）
技术，设备需要一个25 MHz的晶振输入
并产生HCSL （主机时钟信号电平）
在100 MHz的时钟频率的差分输出。 LVDS
信号电平，也可以通过另一种支持
终止计划。
特点
支持PCI - Express的
TM
HCSL输出
0.7 V，电流模式差分对
支持LVDS输出电平
封装采用8引脚SOIC
可在Pb（铅）免费包装
3.3 V工作电压
低功耗
25 MHz的输入频率
短期抖动为100ps （峰 - 峰）
通过引脚选择输出使能
提供工业级温度范围
框图
VDD
锁相
环
X1
25 MHZ
晶振/时钟
X2
时钟
缓冲器/
水晶
振荡器
CLK
CLK
晶调谐电容器
GND
OE
R
R
（ IREF ）
MDS 557-01 F
I N T E GRAて维C我R C U I吨S y时S T ê米每秒
●
1
525赛STRE等，圣乔本身， CA 9 5126
●
修订版011606
TE L（ 40 8 ） 2 97-12 01
●
W W瓦特I C ST 。 C 0米
ICS557-01
PCI -E
XPRESS
C
LOCK
S
环境允许
引脚分配
OE
X1
X2
GN
1
2
3
4
8
7
6
5
V DD
CL
CL
我重新F
8 P I N （ 1 5 0英里升）S OI
引脚说明
针
数
1
针
名字
OE
针
TYPE
输入
引脚说明
输出使能信号
（ H =输出使能， L =输出被禁用/三态） 。
内部上拉电阻。
晶振或时钟输入。连接到一个25 MHz晶体或单端时钟。
晶体连接。连接到并行模式晶振。
离开，如果时钟输入浮动。
连接到地面。
2
3
4
5
6
7
8
X1
X2
GND
IREF
输入
XO
动力
输出A 475Ω精密电阻连接在此引脚与地之间
建立外部参考电流。
输出HCSL差分互补时钟输出。
HCSL输出差分时钟输出。
动力
连接至+3.3 V.
CLK
CLK
VDD
MDS 557-01 F
在TE碎电路系统
●
2
525镭CE街，加利福尼亚州圣何塞， 9512 6
●
修订版011606
电话：（ 08 4 ） 297-1 201
●
W W瓦特I C S T 。 C 0米
ICS557-01
PCI -E
XPRESS
C
LOCK
S
环境允许
应用信息
外部元件
外部元件数量最少的
要求正确操作。
输出结构
IREF
= 2.3毫安
6*IREF
去耦电容
0.01去耦电容
F
应连接
VDD和接地平面（引脚4）尽可能接近之间
VDD引脚越好。不要共用接地过孔
组件之间。从电源供电干线
通过电容器垫，然后进入ICS的销。
水晶
可将25 MHz基本模式并行谐振晶体
用C
L
= 16 pF的应该被使用。该晶体必须有
在整个温度低于300 ppm误差，以便
为ICS557-01 ，以满足PCI Express规范。
R
R
475
见输出端接
部分 - 页面3 5
水晶电容器
水晶电容由引脚X1连接
地面和X2到地，以优化的精度
的输出频率。
C
L
=以pF晶体的负载电容
水晶电容（PF ） = （C
L
- 8) * 2
例如，对于具有16 pF负载帽的晶体各自
外部晶振帽将是16 pF的。 （ 16-8 ） * 2 = 16 。
一般的PCB布局建议
为确保最佳的设备性能和最低的输出
相位噪声，遵循以下原则应该是
观察到。
1.每个0.01μF去耦电容应
安装在电路板的元件侧靠近
VDD引脚越好。
2.无孔应脱钩之间使用
电容和VDD引脚。
3， PCB走线连接到VDD引脚应尽可能地短
如可能，应在PCB走线到地面通过。
铁氧体磁珠和去耦批量从距离
该装置是不太关键的。
4.最佳布局是一所具有的所有组件
电路板的同一侧，通过其他最大限度地减少通孔
信号层（任何铁氧体磁珠和去耦大容量
电容器可以安装在背面） 。其他信号
走线应远离ICS557-01.This
包括信号迹线正下方的设备，或上
相邻使用的地线平面层的层
装置。
电流源（ IREF）参考电阻 - R的
R
如果目标板走线阻抗（ Z）为50Ω ，则R
R
=
475Ω （1 ％），所以2.32毫安提供IREF 。输出
电流（I
OH
）等于6 * IREF 。
输出终端
的的的PCI-Express差分时钟输出
ICS557-01是开源驱动程序和需要
外部串联电阻和一个电阻接地。这些
电阻值及其允许的位置显示
中详细
PCI - Express的布局指南
部分。
该ICS557-01can也可用于LVDS配置
兼容的电压电平。见
LVDS兼容
布局指南
部分
MDS 557-01 F
在TE碎电路系统
●
3
525镭CE街，加利福尼亚州圣何塞， 9512 6
●
修订版011606
电话：（ 08 4 ） 297-1 201
●
W W瓦特I C S T 。 C 0米
ICS557-01
PCI -E
XPRESS
C
LOCK
S
环境允许
PCI - Express的布局指南
差分路由推荐
作为非耦合50欧姆跟踪。
作为非耦合50欧姆跟踪。
作为非耦合50欧姆跟踪。
维
0.5
0.2
0.2
3
49
维
2分钟
1.8分钟
维
0.25
0.225分吨
髓鞘路由在单PCB
为耦合
微带
100欧姆差分走线。
为耦合
带状线
100欧姆差分走线。
IAL路由到一个PCI Express连接器
为耦合
微带
100欧姆差分走线。
为耦合
带状线
100欧姆差分走线。
图1 ： PCI - Express的设备路由
L1
R
S
L1’
R
S
L2
L2’
R
T
L3’
R
T
L3
L4
L4’
ICS557-01
产量
时钟
PCI- Express的
加载或
连接器
典型的PCI-Express （ HCSL ）
波形
700毫伏
0
t
OR
0.52 V
0.175 V
500 PS
500 PS
t
OF
0.52 V
0.175 V
MDS 557-01 F
在TE碎电路系统
●
4
525镭CE街，加利福尼亚州圣何塞， 9512 6
●
修订版011606
电话：（ 08 4 ） 297-1 201
●
W W瓦特I C S T 。 C 0米
ICS557-01
PCI -E
XPRESS
C
LOCK
S
环境允许
LVDS兼容布局指南
建议LVDS差分路由
L1的长度，路线作为非耦合50欧姆跟踪。
L2的长度，路线作为非耦合50欧姆跟踪。
R
P
R
Q
R
T
L3的长度，路线为耦合50欧姆差分走线。
L3的长度，路线为耦合50欧姆差分走线。
维度或价值
0.5最大
最大0.2
100
100
150
单位
寸
寸
欧姆
欧姆
欧姆
图3： LVDS设备路由
L1
R
Q
L1’
L3
L3’
R
P
R
T
ICS557-01
时钟
产量
L2’
L2
R
T
LVDS
设备
负载
典型LVDS波形
1325毫伏
1000毫伏
t
OR
500 PS
500 PS
t
OF
1250毫伏
1150毫伏
1250毫伏
1150毫伏
MDS 557-01 F
在TE碎电路系统
●
5
525镭CE街，加利福尼亚州圣何塞， 9512 6
●
修订版011606
电话：（ 08 4 ） 297-1 201
●
W W瓦特I C S T 。 C 0米
QQ：2881677436 复制
