初步信息
ICS541
PLL时钟分频器
描述
该ICS541是一种成本有效的方式，以产生一个
从时钟的高品质时钟输出分
输入。芯片接受一个时钟输入到
135兆赫为3.3伏，并且通过使用专有的相
锁相环（ PLL）的方法，产生一个分频
由1 ，2，4 ，或在输入时钟的8 。有两种
在芯片上的输出，一个是低偏移鸿沟
由两个中的另一个。所以，例如，如果一个80兆赫
输入时钟被使用时， ICS541可以产生低
歪斜80兆赫和40兆赫的时钟，或者40MHz的
和20 MHz的时钟，或20MHz和10MHz的
时钟。该芯片具有全芯片掉电模式
即停止输出低电平，和OE引脚三 -
规定的输出。
该ICS541是在ICS中的一员
ClockBlocks 系列时钟积木。
看到ICS542和ICS543其他时钟
分频器和ICS300 ， 501 ， 502 ，和503对
时钟乘法器。
特点
8引脚SOIC封装
低成本时钟分频器
低歪斜（ 500PS ）输出。一个是其他÷ 2 。
易于与其它发生器和缓冲器使用
输入时钟频率高达135 MHz的3.3 V
输入时钟频率高达156 MHz的5.0 V
可怜的输入时钟的占空比，抖动容限。
45/55 输出时钟占空比
掉电关闭芯片
=输出使能
全CMOS时钟摆动与25毫安驱动器
在TTL电平的能力
先进的低功耗CMOS工艺
操作的电压3.0至5.5 V
框图
VDD GND
2
S1, S0
PLL ，
分频器和
选择
电路
输入时钟
÷2
产量
卜FF器
CLK
产量
卜FF器
CLK/2
OE （两路输出）
1
修订版082500
印00年11月14日
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
MDS 541 B
初步信息
ICS541
PLL时钟分频器
引脚分配
ICLK
VDD
GND
S0
1
2
3
4
8
7
6
5
CLK
CLK/2
OE
S1
时钟解码表
S1
#5
0
0
1
1
S0
#4
0
1
0
1
CLK
CLK/2
PIN ＃ 8
针＃ 7
关闭所有
Input/4
Input/8
输入
Input/2
Input/2
Input/4
8引脚SOIC
引脚说明
数
1
2
3
4
5
6
7
8
名字
ICLK
VDD
GND
S0
S1
OE
CLK/2
CLK
TYPE
CI
P
P
I
I
I
O
O
0 =直接连接到地。
1 =直接连接到VDD 。
描述
时钟输入。
连接到+ 3.3V或+ 5V 。
连接到地面。
选择0输出时钟。连接到GND或VDD ，每个解码表中。
选择1的输出时钟。连接到GND或VDD ，每个解码表中。
输出使能。三态两个输出时钟时低。
每桌上面的时钟输出。低偏移除以2引脚8时钟。
每桌上面的时钟输出。
关键字： CI =时钟输入， I =输入， O =输出， P =电源连接
外部元件
该ICS541需要一个0.01 μF去耦电容被连接VDD和GND之间。它必须
连接靠近ICS541以减少引线电感。无需外接电源滤波
为此所需的设备。 A 33
终端电阻可以使用旁边的每个输出引脚。如果一个3.3 V输入
时钟在5V施加到ICLK引脚，与ICS541 ，时钟必须被AC耦合。
2
修订版082500
印00年11月14日
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
MDS 541 B
初步信息
ICS541
PLL时钟分频器
电气规格
参数
条件
最低
典型
绝对最大额定值（超出这些压力会永久损坏设备）
电源电压（VDD）
参考GND
输入
参考GND
-0.5
时钟输出
参考GND
-0.5
工作环境温度
0
焊接温度
10秒以内
储存温度
-65
直流特性（ VDD = 5.0V ，除非另有说明）
工作电压（VDD）
3
输入高电压， VIH ，只有ICLK ，注1
ICLK （引脚1）
(VDD/2)+1
输入低电压， VIL ，只有ICLK ，注1
ICLK （引脚1）
输入高电压， VIH
S0，S1， OE
2
输入低电压， VIL
S0，S1， OE
输出高电压， VOH
IOH=-25mA
2.4
输出低电压， VOL
IOL=25mA
输出高电压， VOH ， CMOS电平
IOH=-4mA
VDD-0.4
IDD工作电源电流， 80 ， 40 + 20出空载， 5.0V
15
IDD工作电源电流，在40 ， 40 + 20出空载， 3.3V
8
短路电流
每路输出
±70
输入电容， S1， S0 ， OE
引脚4 ，5，6
4
交流特性（ VDD = 5.0V ，除非另有说明）
输入频率，时钟输入
在VDD = 5V
4
输入频率，时钟输入
在VDD = 3.3V
4
输出时钟歪斜
在VDD /上升沿2
输出时钟上升时间
0.8 2.0V
1
输出时钟下降时间
2.0 0.8V
1
输出时钟占空比
在VDD / 2
45
49至51
注1 ： CMOS电平输入;标称触发点为VDD / 2 。
最大
7
VDD+0.5
VDD+0.5
70
260
150
5.5
(VDD/2)-1
0.8
0.4
单位
V
V
V
C
C
C
V
V
V
V
V
V
V
V
mA
mA
mA
pF
兆赫
兆赫
ps
ns
ns
%
156
135
500
55
3
修订版082500
印00年11月14日
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
MDS 541 B
初步信息
ICS541
PLL时钟分频器
包装外形和包装尺寸
(
对于目前的尺寸规格，请参阅JEDEC发布第95号）
8引脚SOIC
符号
A
A1
B
E
指数
区域
H
C
1
2
D
E
e
H
h
L
英寸
民
最大
0.0532 0.0688
0.0040 0.0098
0.0130 0.0200
0.0075 0.0098
0.1890 0.1968
0.1497 0.1574
.050 BSC
0.2284 0.2440
0.0099 0.0195
0.0160 0.0500
MILLIMETERS
民
最大
1.35
1.75
0.10
0.24
0.33
0.51
0.19
0.24
4.80
5.00
3.80
4.00
1.27 BSC
5.80
6.20
0.25
0.50
0.41
1.27
D
A1
e
C
高x 45
A
L
B
订购信息
零件/订单号
ICS541M
ICS541MT
记号
ICS541M
ICS541M
包
8引脚SOIC
磁带和卷轴8引脚SOIC
温度
0至70℃
0至70℃
虽然这里介绍的信息已被检查准确性和可靠性，集成电路系统（ ICS）不承担任何其使用，或用于任何责任
侵犯任何第三方专利或其他权利，这将导致其使用。没有任何其他电路，专利或许可。本产品适用于使用
正常的商业应用。任何其他应用程序，如那些需要扩展级温度范围，高可靠性，或其他特殊环境要求
不是由ICS的建议没有额外的处理。 ICS保留更改任何电路或规格，恕不另行通知。 ICS不授权或担保任何
ICS的产品用于生命支持设备或关键医疗器械的使用。
ClockBlocks是ICS的商标。
4
修订版082500
印00年11月14日
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
MDS 541 B
QQ：2881677436 复制
