添加收藏夹  设为首页  深圳服务热线:13692101218  13751165337
51电子网联系电话:13692101218
位置:首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第185页 > ICS525RI-12T
ICS525-01/02/11/12
用户可配置的时钟
描述
该ICS525-01 / 02/ 11/12是最灵活的方式,
产生一个高品质,高精度,高频率
从廉价的晶体或时钟输入时钟输出。
用户可以将设备配置到生产近
从任何输入频率由任何输出频率
接地或浮动的选择引脚。也不
微控制器,软件,也不器件编程器是
需要设置的频率。采用锁相环
环(PLL )技术,该装置接收一个标准
基本模式,价廉的晶体以产生
输出时钟高达250 MHz 。它也可产生一
从一个给定的输入时钟高度精确的输出时钟,
使它们的频率被锁定在一起。
对于带有串行接口类似的功能,使用
ICS307 。对于简单的乘数,产生共同的
频率,参考ICS50x家族份,这
更小,更符合成本效益。
这些产品用于时钟生成。他们
具有低输出抖动(变化在输出期间),但
输入到输出的偏移和抖动都没有定义,也没有
保证。对于需要定义的应用程序
输入到输出的定时,使用ICS527-01 。
特点
封装为28引脚SSOP ( 150 mil主体)
在现有铅工业和商业版本
(铅)免费包装
用户通过将所有确定输出频率
内部DIVIDERS
不再需要定制振荡器
无需借助软件
在线计算器确定寄存器的设置
上拉的所有选择输入
27兆赫 - 5输入晶振频率
50兆赫 - 2个输入时钟频率
非常低的抖动
45/55高达200 MHz占空比
3.0 V或5.5 V工作电压
理想的替代振荡器
提供工业温度级版本
对于零延迟,请参阅ICS527
框图
2
PD
X1/ICLK
晶振或时钟
输入
水晶
振荡器
X2
参考
分频器
相比较,
电荷泵,
环路滤波器
VCO
分频器
CLK
VCO
产量
分频器
REF
VDD
选购液晶电容
7
R6:R0
9
V8:V0
2
GND
3
S2:S0
MDS 525-01 / 02/ 11/12 Q
集成电路系统公司
1
525马街,圣何塞,加利福尼亚95126
修订版101105
电话:( 408 ) 297-1201
www.icst.com
ICS525-01/02/11/12
用户可配置的时钟
引脚分配
R5
R6
S0
S1
S2
VDD
X1/ICLK
X2
GND
V0
V1
V2
V3
V4
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
R4
R3
R2
R1
R0
VDD
REF
CLK
GND
PD
V8
V7
V6
V5
ICS525-01/-02/-11/-12
引脚说明
1, 2,
24-28
3, 4, 5
6, 23
7
8
9, 20
10 - 18
19
21
22
名字
R5, R6,
R0-R4
S0, S1, S2
VDD
X1/ICLK
X2
GND
V0 - V8
PD
CLK
REF
TYPE
I(普)
I(普)
动力
X1
X2
动力
I(普)
输入
产量
产量
引脚说明
参考分频器字输入引脚由用户决定。形成从0的二进制数
127 。
选择引脚输出分频器由用户确定。见表3页
连接到VDD 。
水晶连接。连接到并联谐振基频晶体或输入时钟。
水晶连接。连接到晶体或悬空的时钟。
连接到地面。
VCO分频器字输入引脚由用户决定。形成一个二进制数的0至
511.
掉电。低电平有效。关闭时,整个芯片的低。时钟输出停低。
输出时钟由R0 - R6 ,V - V8 , S0 - S2和输入频率的状态决定。
参考输出。缓冲的晶体振荡器(或时钟)的输出。
KEY:我( PU) =输入,带内部上拉电阻; X1 , X2 =水晶连接
MDS 525-01 / 02/ 11/12 Q
集成电路系统公司
2
525马街,圣何塞,加利福尼亚95126
修订版101105
电话:( 408 ) 297-1201
www.icst.com
ICS525-01/02/11/12
用户可配置的时钟
ICS525-01输出频率和输出分频器表
S2
S1
S0 CLK输出
针5针4针3
分频器
输出频率范围(MHz )
VDD = 5 V
0 - 70
°C
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
10
2
8
4
5
7
9
6
3–26
15–160
3.75–40
7.5–80
6–50
4–40
3.3–33.3
5–53
-40至+85
°C
3–23
15–140
3.75–36
7.5–72
6–45
4–36
3.3–30
5–47
VDD = 3.3 V
0 - 70
°C
3–18
15–100
3.75–25
7.5–50
6–34
4–26
3.3–20
5–27
-40至+85
°C
3–16
15–90
3.75–22
7.5–45
6–30
4–23
3.3–18
5–24
ICS525-02输出频率和输出分频器表
S2
S1
S0 CLK输出
针5针4针3
分频器
输出频率范围(MHz )
VDD = 5 V
-40至+85
°C
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
6
2
8
4
5
7
1
3
5–67
15–200
3.75–50
7.5–100
6–80
4–57
30–250
10–133
VDD = 3.3 V
-40至+85
°C
5–40
15–120
3.75–30
7.5–60
6–48
4–34
30–200
10–80
ICS525-11输出频率和输出分频器表
S2
S1
S0 CLK输出
针5针4针3
分频器
输出频率范围(MHz )
VDD = 5 V
0 - 70
°C
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
10
2
8
4
5
7
9
6
0.75–6.5
3.75–40
0.94–10
1.875–20
1.5–12.5
1–10
0.83–8.33
1.25–13.25
-40至+85
°C
0.75–5.75
3.75–35
0.94–9
1.875–18
1.5–11.25
1–9
0.83–7.5
1.25–11.75
VDD = 3.3 V
0 - 70
°C
0.75–4.5
3.75–25
0.94–6.25
1.875–12.5
1.5–8.5
1–6.5
0.83–5
1.25–6.75
-40至+85
°C
0.75–4
3.75–22.5
0.94–5.5
1.875–11.25
1.5–7.5
1–5.75
0.83–4.5
1.25–6
MDS 525-01 / 02/ 11/12 Q
集成电路系统公司
3
525马街,圣何塞,加利福尼亚95126
修订版101105
电话:( 408 ) 297-1201
www.icst.com
ICS525-01/02/11/12
用户可配置的时钟
ICS525-12输出频率和输出分频器表
S2
S1
S0 CLK输出
针5针4针3
分频器
输出频率范围(MHz )
VDD = 5 V
-40至+85
°C
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
6
2
8
4
5
7
1
3
1.25–16.75
3.75–50
0.94–12.5
1.875–25
1.5–20
1–14.25
7.5–62.5
2.5–33.25
VDD = 3.3 V
-40至+85
°C
1.25–10
3.75–30
0.94–7.5
1.875–15
1.5–12
1–8.5
7.5–50
2.5–20
MDS 525-01 / 02/ 11/12 Q
集成电路系统公司
4
525马街,圣何塞,加利福尼亚95126
修订版101105
电话:( 408 ) 297-1201
www.icst.com
ICS525-01/02/11/12
用户可配置的时钟
(
VDW + 8
)
(
RDW + 2
)
OD
外部组件/水晶
选择
去耦电容
该ICS525-01 / 02/ 11/12 requries 2 0.01μF
去耦电容被连接VDD之间
和GND ,一个在芯片的每一侧。电容器
必须连接靠近器件,以减少铅
电感。
-
CLK
频率=输入频率
×
2x
--------------------------------------------
其中:
参考分频器字( RDW ) = 0 127 ( 0不
允许ICS525-01 / -11 )
VCO分频器字( VDW )= 0 511 (0, 1,2, 3中未
允许ICS525-01 / -11 )
输出分频器( OD )= 3-4页值
此外,下面的操作范围应当
观察:
1.输出频率必须在上列出的范围
第3-4页。
2.相位检测器的频率必须高于200
千赫。
InputFrequency
200kHz至< ----------------------------------------------
-
(
RDW + 2
)
外部电阻
一个33Ω串联端接电阻应使用
CLK和REF引脚。
晶体负载电容
的近似总片上电容的晶体
为16 pF的,所以并联谐振的基础模式
晶体的负载(相关)的电容值,这
应该被使用。对于一个指定的负载晶体
电容大于16 pF的,水晶电容器可
从各引脚X1和X2到的连接
接地所示的框图。的值(在
pF的这些晶体帽)应(CL -16 ) * 2,其中
CL是pF的晶体负载电容。这些外部
电容器时,才需要的应用场合的
精确的频率是重要的。对于一个时钟输入端,连接到
X1和X2请假未连接(无电容上
其一) 。
因为所有的输入有上拉电阻器,它是唯一的
必要地需要被设置到管脚
零。
哪部分使用?
该ICS525-01是原始配置的时钟。
该ICS525-02具有更高的最大输出
grequency和一套略有不同的输出分频器。
该ICS525-11具有相同的分频设定为-01但
针对低频率运行。
该ICS525-12具有相同的分频设定为-02但
针对低频率运行。
要确定VCO ,参考的最佳组合,
输出分频,使用ICS525计算器我们
网站。
确定输出频率
用户可以完全控制在设定所需的输出
频过的网页上表中所示的范围内
3-4。要更换一个标准的振荡器,用户应
直接连接的分频器选择输入引脚接地
(或VDD ,尽管这不是必需的,因为
内部上拉)在印刷电路板布线。
该ICS525会自动产生正确的
当所有组件被焊接频率。它也是
可能连接的输入,并行I / O端口,以
开关频率。通过仔细的选择分歧
要改变它需要投入数可以
最小化。观察允许值的限制
的VDW和RDW 。
配置引脚设置
该ICS525的输出可以通过确定
下面这个简单的公式:
MDS 525-01 / 02/ 11/12 Q
集成电路系统公司
5
525马街,圣何塞,加利福尼亚95126
修订版101105
电话:( 408 ) 297-1201
www.icst.com
ICS525-01/02/11/12
用户可配置的时钟
描述
该ICS525-01 / 02/ 11/12是最灵活的方式,
产生一个高品质,高精度,高频率
从廉价的晶体或时钟输入时钟输出。
用户可以将设备配置到生产近
从任何输入频率由任何输出频率
接地或浮动的选择引脚。也不
微控制器,软件,也不器件编程器是
需要设置的频率。采用锁相环
环(PLL )技术,该装置接收一个标准
基本模式,价廉的晶体以产生
输出时钟高达250 MHz 。它也可产生一
从一个给定的输入时钟高度精确的输出时钟,
使它们的频率被锁定在一起。
对于带有串行接口类似的功能,使用
ICS307 。对于简单的乘数,产生共同的
频率,参考ICS50x家族份,这
更小,更符合成本效益。
这些产品用于时钟生成。他们
具有低输出抖动(变化在输出期间),但
输入到输出的偏移和抖动都没有定义,也没有
保证。对于需要定义的应用程序
输入到输出的定时,使用ICS527-01 。
特点
封装为28引脚SSOP ( 150 mil主体)
在现有铅工业和商业版本
(铅)免费包装
用户通过将所有确定输出频率
内部DIVIDERS
不再需要定制振荡器
无需借助软件
在线计算器确定寄存器的设置
上拉的所有选择输入
27兆赫 - 5输入晶振频率
50兆赫 - 2个输入时钟频率
非常低的抖动
45/55高达200 MHz占空比
3.0 V或5.5 V工作电压
理想的替代振荡器
提供工业温度级版本
对于零延迟,请参阅ICS527
框图
2
PD
X1/ICLK
晶振或时钟
输入
水晶
振荡器
X2
参考
分频器
相比较,
电荷泵,
环路滤波器
VCO
分频器
CLK
VCO
产量
分频器
REF
VDD
选购液晶电容
7
R6:R0
9
V8:V0
2
GND
3
S2:S0
MDS 525-01 / 02/ 11/12 Q
集成电路系统公司
1
525马街,圣何塞,加利福尼亚95126
修订版101105
电话:( 408 ) 297-1201
www.icst.com
ICS525-01/02/11/12
用户可配置的时钟
引脚分配
R5
R6
S0
S1
S2
VDD
X1/ICLK
X2
GND
V0
V1
V2
V3
V4
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
R4
R3
R2
R1
R0
VDD
REF
CLK
GND
PD
V8
V7
V6
V5
ICS525-01/-02/-11/-12
引脚说明
1, 2,
24-28
3, 4, 5
6, 23
7
8
9, 20
10 - 18
19
21
22
名字
R5, R6,
R0-R4
S0, S1, S2
VDD
X1/ICLK
X2
GND
V0 - V8
PD
CLK
REF
TYPE
I(普)
I(普)
动力
X1
X2
动力
I(普)
输入
产量
产量
引脚说明
参考分频器字输入引脚由用户决定。形成从0的二进制数
127 。
选择引脚输出分频器由用户确定。见表3页
连接到VDD 。
水晶连接。连接到并联谐振基频晶体或输入时钟。
水晶连接。连接到晶体或悬空的时钟。
连接到地面。
VCO分频器字输入引脚由用户决定。形成一个二进制数的0至
511.
掉电。低电平有效。关闭时,整个芯片的低。时钟输出停低。
输出时钟由R0 - R6 ,V - V8 , S0 - S2和输入频率的状态决定。
参考输出。缓冲的晶体振荡器(或时钟)的输出。
KEY:我( PU) =输入,带内部上拉电阻; X1 , X2 =水晶连接
MDS 525-01 / 02/ 11/12 Q
集成电路系统公司
2
525马街,圣何塞,加利福尼亚95126
修订版101105
电话:( 408 ) 297-1201
www.icst.com
ICS525-01/02/11/12
用户可配置的时钟
ICS525-01输出频率和输出分频器表
S2
S1
S0 CLK输出
针5针4针3
分频器
输出频率范围(MHz )
VDD = 5 V
0 - 70
°C
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
10
2
8
4
5
7
9
6
3–26
15–160
3.75–40
7.5–80
6–50
4–40
3.3–33.3
5–53
-40至+85
°C
3–23
15–140
3.75–36
7.5–72
6–45
4–36
3.3–30
5–47
VDD = 3.3 V
0 - 70
°C
3–18
15–100
3.75–25
7.5–50
6–34
4–26
3.3–20
5–27
-40至+85
°C
3–16
15–90
3.75–22
7.5–45
6–30
4–23
3.3–18
5–24
ICS525-02输出频率和输出分频器表
S2
S1
S0 CLK输出
针5针4针3
分频器
输出频率范围(MHz )
VDD = 5 V
-40至+85
°C
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
6
2
8
4
5
7
1
3
5–67
15–200
3.75–50
7.5–100
6–80
4–57
30–250
10–133
VDD = 3.3 V
-40至+85
°C
5–40
15–120
3.75–30
7.5–60
6–48
4–34
30–200
10–80
ICS525-11输出频率和输出分频器表
S2
S1
S0 CLK输出
针5针4针3
分频器
输出频率范围(MHz )
VDD = 5 V
0 - 70
°C
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
10
2
8
4
5
7
9
6
0.75–6.5
3.75–40
0.94–10
1.875–20
1.5–12.5
1–10
0.83–8.33
1.25–13.25
-40至+85
°C
0.75–5.75
3.75–35
0.94–9
1.875–18
1.5–11.25
1–9
0.83–7.5
1.25–11.75
VDD = 3.3 V
0 - 70
°C
0.75–4.5
3.75–25
0.94–6.25
1.875–12.5
1.5–8.5
1–6.5
0.83–5
1.25–6.75
-40至+85
°C
0.75–4
3.75–22.5
0.94–5.5
1.875–11.25
1.5–7.5
1–5.75
0.83–4.5
1.25–6
MDS 525-01 / 02/ 11/12 Q
集成电路系统公司
3
525马街,圣何塞,加利福尼亚95126
修订版101105
电话:( 408 ) 297-1201
www.icst.com
ICS525-01/02/11/12
用户可配置的时钟
ICS525-12输出频率和输出分频器表
S2
S1
S0 CLK输出
针5针4针3
分频器
输出频率范围(MHz )
VDD = 5 V
-40至+85
°C
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
6
2
8
4
5
7
1
3
1.25–16.75
3.75–50
0.94–12.5
1.875–25
1.5–20
1–14.25
7.5–62.5
2.5–33.25
VDD = 3.3 V
-40至+85
°C
1.25–10
3.75–30
0.94–7.5
1.875–15
1.5–12
1–8.5
7.5–50
2.5–20
MDS 525-01 / 02/ 11/12 Q
集成电路系统公司
4
525马街,圣何塞,加利福尼亚95126
修订版101105
电话:( 408 ) 297-1201
www.icst.com
ICS525-01/02/11/12
用户可配置的时钟
(
VDW + 8
)
(
RDW + 2
)
OD
外部组件/水晶
选择
去耦电容
该ICS525-01 / 02/ 11/12 requries 2 0.01μF
去耦电容被连接VDD之间
和GND ,一个在芯片的每一侧。电容器
必须连接靠近器件,以减少铅
电感。
-
CLK
频率=输入频率
×
2x
--------------------------------------------
其中:
参考分频器字( RDW ) = 0 127 ( 0不
允许ICS525-01 / -11 )
VCO分频器字( VDW )= 0 511 (0, 1,2, 3中未
允许ICS525-01 / -11 )
输出分频器( OD )= 3-4页值
此外,下面的操作范围应当
观察:
1.输出频率必须在上列出的范围
第3-4页。
2.相位检测器的频率必须高于200
千赫。
InputFrequency
200kHz至< ----------------------------------------------
-
(
RDW + 2
)
外部电阻
一个33Ω串联端接电阻应使用
CLK和REF引脚。
晶体负载电容
的近似总片上电容的晶体
为16 pF的,所以并联谐振的基础模式
晶体的负载(相关)的电容值,这
应该被使用。对于一个指定的负载晶体
电容大于16 pF的,水晶电容器可
从各引脚X1和X2到的连接
接地所示的框图。的值(在
pF的这些晶体帽)应(CL -16 ) * 2,其中
CL是pF的晶体负载电容。这些外部
电容器时,才需要的应用场合的
精确的频率是重要的。对于一个时钟输入端,连接到
X1和X2请假未连接(无电容上
其一) 。
因为所有的输入有上拉电阻器,它是唯一的
必要地需要被设置到管脚
零。
哪部分使用?
该ICS525-01是原始配置的时钟。
该ICS525-02具有更高的最大输出
grequency和一套略有不同的输出分频器。
该ICS525-11具有相同的分频设定为-01但
针对低频率运行。
该ICS525-12具有相同的分频设定为-02但
针对低频率运行。
要确定VCO ,参考的最佳组合,
输出分频,使用ICS525计算器我们
网站。
确定输出频率
用户可以完全控制在设定所需的输出
频过的网页上表中所示的范围内
3-4。要更换一个标准的振荡器,用户应
直接连接的分频器选择输入引脚接地
(或VDD ,尽管这不是必需的,因为
内部上拉)在印刷电路板布线。
该ICS525会自动产生正确的
当所有组件被焊接频率。它也是
可能连接的输入,并行I / O端口,以
开关频率。通过仔细的选择分歧
要改变它需要投入数可以
最小化。观察允许值的限制
的VDW和RDW 。
配置引脚设置
该ICS525的输出可以通过确定
下面这个简单的公式:
MDS 525-01 / 02/ 11/12 Q
集成电路系统公司
5
525马街,圣何塞,加利福尼亚95126
修订版101105
电话:( 408 ) 297-1201
www.icst.com
查看更多ICS525RI-12TPDF信息
推荐型号
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
    QQ: 点击这里给我发消息 QQ:2880707522 复制 点击这里给我发消息 QQ:2369405325 复制

    电话:0755-82780082
    联系人:杨小姐
    地址:深圳市福田区振兴路156号上步工业区405栋3层

    ICS525RI-12T
    -
    -
    -
    -
    终端采购配单精选

查询更多ICS525RI-12T供应信息

深圳市碧威特网络技术有限公司
 复制成功!