ICS514
LOCO PLL时钟发生器
描述
该ICS514 LOCO 是最具成本效益的
方式来产生一个高品质，高频率
从14.31818 MHz晶振时钟输出或
时钟输入。这个名字LOCO代表低
振荡器的成本，因为它是设计来取代晶体
振荡器在许多电子系统中。运用
锁相回路（PLL）的方法，该装置
采用了标准的，便宜的晶体以产生
输出时钟高达66.66兆赫。
存储在芯片中的ROM是生成能力
5种不同的输出频率，从而允许一个芯片
在不同的高速处理器系统的工作。
该器件还具有省电模式开启
关闭时钟输出，当两个选择引脚为低。
在此模式下，内部PLL未运行。
特点
打包为8引脚SOIC
ICS “成本最低的PLL时钟以及参考
生产普通电脑的频率
输入晶振频率通常为14.3182 MHz的
输出时钟频率高达66.66 MHz的
低抖动 - 40 ps的1西格玛
兼容所有流行的CPU
职务的45/55周期
可自定义的频率
操作的电压3.0至5.5 V
省电模式关闭芯片
25毫安驱动器的TTL电平的能力
先进的低功耗CMOS工艺
框图
VDD GND
2
S1, S0
PLL
时钟
合成
与控制
电路
产量
卜FF器
CLK
14.31818 MHz的
晶振或时钟
X1/ICLK
水晶
振荡器
X2
产量
卜FF器
REF
选购液晶电容
1
修订版080699
印00年11月13日
集成电路系统 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel （ 408 ） 295-9818fax
MDS 514 B
ICS514
LOCO PLL时钟发生器
引脚分配
X1/ICLK
VDD
GND
REF
1
2
3
4
8
7
6
5
X2
S1
S0
CLK
时钟解码表（兆赫）与
14.31818MHz晶振或时钟输入
S1
0
0
M
M
1
1
S0
CLK
倍增器
0掉电CLK
-
1
25
1.746
0
33.33
2.328
1
40
2.794
0
50
3.492
1
66.66
4.656
准确性
-
1 PPM
0.008%
1 PPM
1 PPM
0.008%
0 =直接连接到地。
1 =直接连接到VDD 。
M =悬空（浮动） 。
CLK和REF停止低掉电状态。
引脚说明
数
1
2
3
4
5
6
7
8
名字
X1/ICLK
VDD
GND
REF
CLK
S0
S1
X2
TYPE
I
P
P
O
O
TI
TI
O
描述
水晶连接到14.31818 MHz晶振或时钟输入。
连接到+ 3.3V或+ 5V 。
连接到地面。
参考14.31818 MHz晶体振荡器缓冲时钟输出。
每桌上面的时钟输出。
选择0输出时钟。连接到GND或VDD或浮。请参见上表。
选择1的输出时钟。连接到GND或VDD或浮。请参见上表。
水晶连接到14.31818 MHz晶振。悬空的时钟输入。
键： I =输入， TI =三电平输入， O =输出， P =电源连接
注：1.用S 1 = S 0 = 0，内部PLL关闭并在CLK输出停止低。
晶体振荡器和REF输出仍然有效。
2.具有一个时钟输入端，所述输入和输出时钟之间的相位关系可以
更改每一个设备上电时间。如果一个固定的相位关系是必需的，
请使用我们的ICS571或其他零延迟乘法器。
2
修订版080699
印00年11月13日
集成电路系统 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel （ 408 ） 295-9818fax
MDS 514 B
ICS514
LOCO PLL时钟发生器
电气规格
参数
条件
最低
典型
绝对最大额定值（应力进行OND这些都可以permanentl损坏设备）
e
e
电源电压（VDD）
参考GND
输入
参考GND
-0.5
时钟输出
参考GND
-0.5
工作环境温度
0
焊接温度
10秒以内
储存温度
-65
直流特性（ VDD = 5.0 V除非另有说明）
工作电压（VDD）
3
输入高电压， VIH ， ICLK只
ICLK （引脚1）
(VDD/2)+1
VDD/2
输入低电压， VIL ， ICLK只
ICLK （引脚1）
VDD/2
输入高电压， VIH
S0
2
输入低电压， VIL
S0
输入高电压， VIH
S1
VDD-0.5
输入低电压， VIM
S1
VDD/2
输入低电压， VIL
S1
输出高电压， VOH
IOH=-25mA
2.4
输出低电压， VOL
IOL=25mA
IDD工作电源电流
无负载， 66.66MHz
20
IDD掉电电源电流， 3.3 V
S1 = S0 = 0
1.5
短路电流
CLK输出
±70
片内上拉电阻
引脚6
270
输入电容， S1， S0
引脚6,7
4
交流特性（ VDD = 5.0 V除非另有说明）
输入频率，晶振输入
5
14.31818
输入频率，时钟输入
2
14.31818
输出频率
VDD = 4.5 5.5 V
14
66.66
输出频率
VDD = 3.0 3.6 V
14
66.66
输出时钟上升时间
0.8 2.0V
1
输出时钟下降时间
2.0 0.8V
1
输出时钟占空比
1.5V，最高达140兆赫
45
49至51
上电时，从PD到输出稳定
5
断电时，从运行到PD状态
绝对时钟周期抖动
从平均偏差
±110
一个西格玛时钟周期抖动
40
最大
7
VDD+0.5
VDD+0.5
70
260
150
5.5
(VDD/2)-1
0.8
单位
V
V
V
°C
°C
°C
V
V
V
V
V
V
V
V
V
V
mA
mA
mA
k
pF
兆赫
兆赫
兆赫
兆赫
ns
ns
%
ms
ns
ps
ps
0.5
0.4
27
50
140
100
55
10
50
3
修订版080699
印00年11月13日
集成电路系统 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel （ 408 ） 295-9818fax
MDS 514 B
ICS514
LOCO PLL时钟发生器
外部组件/晶体选择
该ICS514需要一个0.01μF去耦电容被连接VDD和GND之间。它必须是
连接靠近ICS514以减少引线电感。无需外接电源滤波要求
此设备。一个33Ω终端电阻，可旁边的CLK和REF引脚使用。总片上
电容约为12 pF的，所以并联谐振，基本模式晶体应该被使用。为
与指定的负载电容的晶体大于12 pF的，晶体电容应该从连接
每个引脚X1和X2到地面如图所示框图页1的值（单位为pF ）上
这些晶体帽应该= （CL -12） * 2，其中， CL为以pF为晶体的负载电容。这些外部
电容器时，才需要的应用场合的确切频率是至关重要的。对于时钟输入，
连接到X1和X2留下未连接（无论是无电容） 。
包装外形和包装尺寸
8引脚SOIC
E
销1
H
符号
A
b
D
E
H
e
h
L
Q
英寸
e
民
最大
0.055 0.068
0.013 0.019
0.185 0.200
0.150 0.160
0.225 0.245
.050 BSC
S
0.015
0.016 0.035
0.004
0.01
MILLIMETERS
m
民
最大
1.397 1.7272
0.330
0.483
4.699
5.080
3.810
4.064
5.715
6.223
1.27 BSC
S
0.381
0.406
0.889
0.102
0.254
D
Q
e
b
c
高x 45
A
L
订购信息
零件/订单号
ICS514M
ICS514MT
记号
ICS514M
ICS514M
包
8引脚SOIC
磁带和卷轴8引脚SOIC
温度
0-70°C
0-70°C
虽然这里介绍的信息已被检查准确性和可靠性，集成电路系统公司（ ICS）不承担任何责任或者其
使用或任何第三方专利或其他权利，这将导致其使用的侵权行为。没有任何其他电路，专利或许可。本产品是
适用于正常的商业用途。任何其他应用程序，如那些需要扩展级温度范围，高可靠性，或其他特殊
不被推荐使用ICS的环境要求，无需额外处理。 ICS保留更改任何电路或规格，恕不另行通知。 ICS做
没有授权或保证任何ICS的产品用于生命支持设备或关键医疗器械的使用。
LOCO是ICS的商标。
4
修订版080699
印00年11月13日
集成电路系统 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel （ 408 ） 295-9818fax
MDS 514 B
QQ：2881677436 复制
