ICS502
LOCO PLL时钟乘法器
描述
该ICS502 LOCO 是最具成本效益的
方式来产生一个高品质，高频率
时钟输出和从低频率的基准
晶振或时钟输入。 LOCO代表的名字
低成本振荡器，因为它是设计来取代
晶体振荡器中的大多数的电子系统。运用
锁相回路（PLL）的方法，该装置
采用了标准的基本模式，廉价
晶体以产生输出时钟高达160兆赫。
存储在芯片中的ROM是生成能力
6种不同的乘法因子，使一个
芯片输出许多常见的频率（见
第2页） 。
特点
打包为8引脚SOIC或死亡
ICS “成本最低的PLL时钟以及参考
零ppm的乘法错误
易于级联和其他5XX系列
27兆赫 - 输入晶体5的频率
50兆赫 - 输入时钟频率2
输出时钟频率高达160 MHz的
低抖动 - 50 ps的1西格玛
兼容所有流行的CPU
45/55高达160 MHz的占空比
操作的电压3.0到5.5V
工业温度版本
25毫安驱动器的TTL电平的能力
先进的低功耗CMOS工艺
框图
VDD GND
2
S1, S0
PLL
时钟
合成
与控制
电路
产量
卜FF器
CLK
水晶
或时钟
X1/ICLK
水晶
振荡器
X2
产量
卜FF器
REF
MDS 502
1
修订版111000
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
ICS502
LOCO PLL时钟乘法器
引脚分配
X1/ICLK
VDD
GND
REF
1
2
3
4
8
7
6
5
X2
S1
S0
CLK
时钟解码表（兆赫）
S1
0
0
M
M
1
1
S0
0
1
0
1
0
1
CLK
x2
x5
x3
x3.33
x4
x2.5
最小输入频率为所有
选择为每个表第3页。
0 =直接连接到地。
1 =直接连接到VDD 。
M =悬空（浮动） 。
常见的输出频率的例子（兆赫）
产量
输入
选择（ S1，S0 ）
产量
输入
选择（ S1，S0 ）
20
10
0, 0
64
16
1, 0
25
10
1, 1
66.66
20
M, 1
30
10
M, 0
72
24
M, 0
32
16
0, 0
75
15
0, 1
33.33
10
M, 1
80
20
1, 0
37.5
15
1, 1
81
27
M, 0
40
20
0, 0
90
27
M, 1
48
16
M, 0
100
20
0, 1
50
20
1, 1
108
27
1, 0
54
13.5
1, 0
120
24
0, 1
60
20
M, 0
135
27
0, 1
请注意，所有上述输出都通过使用廉价的10MHz至27MHz的晶体来实现。
请教关于如何实现其他输出频率MicroClock / ICS 。
引脚说明
数
1
2
3
4
5
6
7
8
名字
X1/ICLK
VDD
GND
REF
CLK
S0
S1
X2
TYPE
I
P
P
O
O
I
TI
O
描述
水晶连接或时钟输入。
连接到+ 3.3V或+ 5V 。
连接到地面。
缓冲的晶体振荡器的输出时钟。
每桌上面的时钟输出。
选择0输出时钟。连接到GND或VDD 。
选择1的输出时钟。连接到GND或VDD或浮。
水晶连接。悬空的时钟输入。
键： I =输入， TI =三电平输入， O =输出， P =电源连接
MDS 502
2
修订版111000
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
ICS502
LOCO PLL时钟乘法器
电气规格
参数
条件
最低
典型
绝对最大额定值（超出这些压力会永久损坏设备）
电源电压（VDD）
参考GND
输入
参考GND
-0.5
时钟输出
参考GND
-0.5
工作环境温度
0
只有ICS502MI
-40
焊接温度
10秒以内
储存温度
-65
直流特性（ VDD = 5.0V ，除非另有说明）
工作电压（VDD）
3
输入高电压， VIH ， ICLK只
ICLK （引脚1）
(VDD/2)+1
VDD/2
输入低电压， VIL ， ICLK只
ICLK （引脚1）
VDD/2
输入高电压， VIH
S0
2
输入低电压， VIL
S0
输入高电压， VIH
S1
VDD-0.5
输入低电压， VIL
S1
输出高电压， VOH
IOH=-25mA
2.4
输出低电压， VOL
IOL=25mA
IDD工作电源电流， 20 MHz晶振空载， 100MHz的
20
短路电流
CLK输出
±70
片内上拉电阻
引脚6
270
输入电容， S1， S0
引脚6,7
4
交流特性（ VDD = 5.0V ，除非另有说明）
输入频率，晶振输入
5
输入频率，时钟输入
2
输出频率， VDD = 4.5 5.5V
0℃ + 70℃
14
-40°C至+ 85°C
14
输出频率， VDD = 3.0 3.6V
0℃ + 70℃
14
-40°C至+ 85°C
14
输出时钟上升时间
0.8 2.0V
1
输出时钟下降时间
2.0 0.8V
1
输出时钟占空比
在VDD / 2
45
49至51
绝对时钟周期抖动
从平均偏差
±120
一个西格玛时钟周期抖动
50
最大
7
VDD+0.5
VDD+0.5
70
85
260
150
5.5
(VDD/2)-1
0.8
0.5
0.4
单位
V
V
V
C
C
C
C
V
V
V
V
V
V
V
V
V
mA
mA
k
pF
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
ns
ns
%
ps
ps
27
50
160
140
100
90
55
MDS 502
3
修订版111000
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
ICS502
LOCO PLL时钟乘法器
外部组件/晶体选择
该ICS502需要一个0.01μF去耦电容被连接VDD和GND之间。它必须是
连接靠近ICS502以减少引线电感。无需外接电源滤波要求
此设备。一个33Ω终端电阻，可旁边的CLK引脚使用。芯片上的总电容
大约为13 pF的，所以并联谐振，基本模式晶体应该被使用。对于晶体
一个指定的负载电容大于13 pF的，晶体电容应该从各连接
引脚X1和X2接地如图所示的框图，这些晶体页1的值（单位为pF ）上
上限应为= （C
L
-13） * 2 ，其中C
L
在pF的晶体负载电容。这些外部电容器
唯一需要的应用场合的确切频率是至关重要的。对于一个时钟输入端，连接到X1和
假X2悬空（无论是无电容） 。
包装外形和包装尺寸
8引脚SOIC
E
销1
H
符号
A
b
D
E
H
e
h
Q
英寸
民
最大
0.055 0.068
0.013 0.019
0.185 0.200
0.150 0.160
0.225 0.245
.050 BSC
0.015
0.004
0.01
MILLIMETERS
民
最大
1.397 1.7272
0.330
0.483
4.699
5.080
3.810
4.064
5.715
6.223
1.27 BSC
0.381
0.102
0.254
D
Q
e
b
c
高x 45
A
订购信息
零件/订单号
ICS502M
ICS502MT
ICS502MI
ICS502MIT
记号
ICS502M
ICS502M
ICS502I
ICS502I
包
8引脚SOIC
磁带和卷轴8引脚SOIC
8引脚SOIC
磁带和卷轴8引脚SOIC
温度
0至70℃
0至70℃
-40到+ 85℃
-40到+ 85℃
虽然这里介绍的信息已被检查准确性和可靠性， ICS / MicroClock不承担任何其使用或为侵权承担责任
任何专利或第三方，这将导致其使用的其他权利。没有任何其他电路，专利或许可。本品适用于在正常使用
商业应用。任何其他应用程序，如那些需要扩展级温度范围，高可靠性，或其他特殊环境要求不
推荐不通过ICS / MicroClock额外的处理。 ICS / MicroClock保留更改任何电路或规格，恕不另行通知。 ICS / MicroClock
不授权或担保任何ICS / MicroClock产品用于生命支持设备或关键医疗器械的使用。
LOCO是ICS的商标。
MDS 502
4
修订版111000
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
QQ：2880707522 复制
