ICS840004I-01
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVCMOS / LVTTL F
Characteristic低频
S
YNTHESIZER
G
ENERAL
D
ESCRIPTION
该ICS840004I - 01是一款4输出LVCMOS / LVTTL
IC
S
合成优化，产生以太网
HiPerClockS
参考时钟的频率，并且是一个构件
在HiPerClocks
TM
家族的高性能
时钟解决方案IDT 。使用25MHz的， 18pF之
并联谐振晶体，以下频率可
基础上产生的2个频率选择引脚（ F_SEL1 ： 0 ） ：
156.25MHz ， 125MHz的，和中的62.5MHz 。该ICS840004I -01用途
IDT的3
rd
代低相位噪声VCO技术，可以
实现1PS或更低的典型均方根随机相位抖动，很容易
满足以太网抖动要求。该ICS840004I -01
封装在一个小型20引脚TSSOP封装。
F
EATURES
四LVCMOS / LVTTL输出，
典型17Ω输出阻抗
可选的晶体振荡器接口
或LVCMOS单端输入
支持下列输出频率： 156.25MHz ，
125MHz的的62.5MHz和
VCO范围：为560MHz - 700MHz的
RMS相位抖动@ 156.25MHz （ 1.875MHz - 20MHz的） ：
0.52ps （典型值）
输出供电方式：
核心/输出
3.3V/3.3V
3.3V/2.5V
2.5V/2.5V
-40 ° C至85°C的工作环境温度
可用两个标准（ RoHS指令5 ）和无铅符合RoHS
（6）包
F
Characteristic低频
S
ELECT
F
油膏
T
ABLE
F_SEL1 F_SEL0
0
0
1
1
0
1
0
1
输入
M分频器N分频器
价值
价值
25
4
25
25
25
5
10
5
M / N
比值
6.25
5
2.5
5
输出频率（ MHz）的
（ 25MHz的参考文献）。
156.25
125
62.5
125 （默认）
B
LOCK
D
IAGRAM
OE
上拉
F_SEL1 ： 0上拉：上拉
nPLL_SEL下拉
nXTAL_SEL
XTAL_IN
下拉
25MHz
P
IN
A
SSIGNMENT
2
F_SEL0
nc
nXTAL_SEL
REF_CLK
OE
MR
nPLL_SEL
V
DDA
nc
V
DD
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
F_SEL1
GND
Q0
Q1
V
DDO
Q2
Q3
GND
XTAL_IN
XTAL_OUT
OSC
XTAL_OUT
REF_CLK下拉
0
F_SEL1 ： 0
1
相
探测器
00
01
10
11
Q0
1
VCO
0
N
÷4
÷5
÷10
÷5
（默认）
Q1
ICS840004I-01
20引脚TSSOP
6.5毫米X 4.4毫米X 0.92毫米
包体
Q2
M = 25 ÷ （固定）
Q3
G封装
顶视图
MR
840004AGI-01
下拉
1
REV 。一2007年10月22日
ICS840004I-01
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVCMOS / LVTTL F
Characteristic低频
S
YNTHESIZER
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 20
2, 9
3
4
5
6
名字
F_SEL0,
F_SEL1
nc
nXTAL_SEL
REF_CLK
OE
MR
TYPE
输入
未使用
输入
输入
输入
输入
下拉
下拉
上拉
下拉
上拉
描述
频率选择引脚。 LVCMOS / LVTTL接口电平。
无连接。
在CR石英晶体或REF_CLK输入作为PLL的参考与选择
源。当HIGH ，选择REF_CLK 。当低，选择XTAL
输入。 LVCMOS / LVTTL接口电平。
单端LVCMOS / LVTTL参考时钟输入。
输出使能引脚。高电平时，输出有效。当低时，
输出处于高阻抗状态。 LVCMOS / LVTTL接口电平。
高电平有效复位硕士。当逻辑高电平时，内部分隔为
复位使otuputs变为低电平。当逻辑低电平时，内部
分频器和输出被使能。 LVCMOS / LVTTL接口电平。
PLL旁路。当低电平时，输出从该VCO输出驱动。
高电平时， PLL被旁路，输出频率=
参考时钟频率/ N输出分频器。
LVCMOS / LVTTL接口电平。
模拟电源引脚。
核心供电引脚。
CR振荡器，石英晶体界面。 XTAL_OUT是输出。
XTAL_IN是输入。
电源接地。
单端时钟输出。 LVCMOS / LVTTL接口电平。
17
Ω
典型的输出阻抗。
输出电源引脚。
7
8
10
11,
12
13, 19
14, 15
17, 18
16
nPLL_SEL
V
DDA
V
DD
XTAL_OUT ，
XTAL_IN
GND
Q3, Q2,
Q1, Q0
V
DDO
输入
动力
动力
输入
动力
产量
动力
下拉
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
C
PD
R
上拉
R
下拉
R
OUT
参数
输入电容
功率耗散电容
输入上拉电阻
输入下拉电阻
输出阻抗
V
DDO
= 3.3V±5%
V
DDO
= 2.5V±5%
测试条件
最低
典型
4
8
51
51
17
21
最大
单位
pF
pF
kΩ
kΩ
Ω
Ω
840004AGI-01
2
REV 。一2007年10月22日
ICS840004I-01
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVCMOS / LVTTL F
Characteristic低频
S
YNTHESIZER
T
ABLE
3C 。 LVCMOS / LVTTL DC
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V±5%
OR
2.5V±5%,
OR
V
DD
= V
DDA
= 3.3V±5%, V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
V
IH
V
IL
输入高电压
输入低电压
OE ， F_SEL0 ： 1
nPLL_SEL ， MR，
nXTAL_SEL ， REF_CLK
OE ， F_SEL0 ： 1
I
IL
输入
低电流
nPLL_SEL ， MR，
nXTAL_SEL ， REF_CLK
测试条件
V
DD
= 3.3V
V
DD
= 2.5V
V
DD
= 3.3V
V
DD
= 2.5V
V
DD
= V
IN
= 3.465V或
2.625V
V
DD
= V
IN
= 3.465V或
2.625V
V
DD
= 3.465V或2.5V ，
V
IN
= 0V
V
DD
= 3.465V或2.5V ，
V
IN
= 0V
V
DDO
= 3.3V ± 5%
V
DDO
= 2.5V ± 5%
V
DDO
= 3.3V或2.5V ± 5％的
最小典型
2
1. 7
-0.3
-0.3
最大
V
DD
+ 0.3
V
DD
+ 0.3
0.8
0.7
5
150
-150
-5
2.6
1.8
0. 5
单位
V
V
V
V
A
A
A
A
V
V
V
I
IH
输入
HIGH CURRENT
V
OH
V
OL
输出高电压;注1
输出低电压;注1
注1 ：输出端接50
Ω
到V
DDO
/ 2 。参见参数测量信息，输出负载测试电路。
T
ABLE
4. C
RYSTAL
C
极特
参数
振荡模式
频率
等效串联电阻（ESR ）
旁路电容
驱动电平
注：使用一个18pF之并联谐振CR石英晶体特点。
测试条件
最低
典型
25
50
7
1
最大
单位
兆赫
Ω
pF
mW
基本
T
ABLE
5A 。 AC - C
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号
f
OUT
t
SK （ O）
t
JIT （ φ ）
t
R
/ t
F
ODC
参数
输出频率
输出偏斜;注： 1 ， 2
156.25MHz ， （ 1.875MHz - 为20MHz ）
RMS相位抖动（随机） ;
注3
输出上升/下降时间
输出占空比
125MHz的， （ 1.875MHz - 为20MHz ）
中的62.5MHz （ 1.875MHz - 为20MHz ）
20 ％至80％
F_SEL [1： 0] = 00或01
200
43
0.52
0.65
0.55
700
57
51
测试条件
F_SEL [1： 0] = 00
F_SEL [1： 0] = 01或11的
F_SEL [1：0 ] = 10
最低
140
112
56
典型
156.25
125
62.5
最大
175
140
70
60
单位
兆赫
兆赫
兆赫
ps
ps
ps
ps
ps
%
%
F_SEL [1：0 ] = 10或11的
49
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注2 ：此参数定义符合JEDEC标准65 。
注3 ：请参考相位噪声图。
840004AGI-01
4
REV 。一2007年10月22日
ICS840004I-01
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVCMOS / LVTTL F
Characteristic低频
S
YNTHESIZER
T
ABLE
5B 。 AC - C
极特
,
V
DD
= V
DDA
= 3.3V±5%, V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
f
OUT
t
SK （ O）
t
JIT （ φ ）
t
R
/ t
F
ODC
参数
输出频率
输出偏斜;注： 1 ， 2
156.25MHz ， （ 1.875MHz - 为20MHz ）
RMS相位抖动（随机） ;
注3
输出上升/下降时间
输出占空比
125MHz的， （ 1.875MHz - 为20MHz ）
中的62.5MHz （ 1.875MHz - 为20MHz ）
20 ％至80％
F_SEL [1： 0] = 00或01
200
43
0.48
0.59
0.53
700
57
51
测试条件
F_SEL [1： 0] = 00
F_SEL [1： 0] = 01或11的
F_SEL [1：0 ] = 10
最低
140
112
56
典型
156.25
125
62.5
最大
175
140
70
60
单位
兆赫
兆赫
兆赫
ps
ps
ps
ps
ps
%
%
F_SEL [1：0 ] = 10或11的
49
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注2 ：此参数定义符合JEDEC标准65 。
注3 ：请参考相位噪声图。
T
ABLE
5C 。 AC - C
极特
,
V
DD
= V
DDA
= V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
f
OUT
t
SK （ O）
t
JIT （ φ ）
t
R
/ t
F
ODC
参数
输出频率
输出偏斜;注： 1 ， 2
156.25MHz ， （ 1.875MHz - 为20MHz ）
RMS相位抖动（随机） ;
注3
输出上升/下降时间
输出占空比
125MHz的， （ 1.875MHz - 为20MHz ）
中的62.5MHz （ 1.875MHz - 为20MHz ）
20 ％至80％
F_SEL [1： 0] = 00或01
200
44
0.50
0.60
0.51
700
56
51
测试条件
F_SEL [1： 0] = 00
F_SEL [1： 0] = 01或11的
F_SEL [1：0 ] = 10
最低
140
112
56
典型
156.25
125
62.5
最大
175
140
70
60
单位
兆赫
兆赫
兆赫
ps
ps
ps
ps
ps
%
%
F_SEL [1：0 ] = 10或11的
49
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注2 ：此参数定义符合JEDEC标准65 。
注3 ：请参考相位噪声图。
840004AGI-01
5
REV 。一2007年10月22日
QQ：2880707522 复制
