ICS307
串行可编程时钟源
描述
该ICS307-01和ICS307-02是多才多艺
串行可编程时钟源内搭
很小的电路板空间。
它们可以生成从6到任何频率
200兆赫，并具有第二可配置的
输出。该输出可以被重新编程上
飞，并锁定到一个新的频率，以10 ms
或更小。平滑的过渡（其中时钟
占空比仍然是50％左右） ，保证
如果输出分频器不改变。
该器件包括一个PDTS引脚，三态
输出时钟，掉电整个
芯片。
该ICS307-02拥有一个默认的时钟输出
在启动时，建议对所有新
设计。
特点
打包为16引脚窄体SOIC
高频率的精确
串行可编程：用户决定
通过3线接口输出频率。
无需进行定制石英
27兆赫 - 输入晶体5的频率
输出时钟频率高达200 MHz
掉电三态模式
非常低的抖动
操作的电压3.0至5.5 V
为TTL电平25毫安驱动能力
工业应用温度
框图
TTL
2
移
注册
3
2
R6:R0
7
VDD GND
SCLK
数据
频闪
C1:C0
S2:S0
F1:F0
9
V8:V0
产量
卜FF器
VCO
分频器
S2:S0
3
VCO
产量
分频器
PDTS
CLK1
晶体或
时钟输入
X1/ICLK
参考
分频器
相比较，
电荷泵，
和环路滤波器
水晶
振荡器
X2
功能
SELECT
2
F1:F0
产量
卜FF器
TTL
CLK2
C1:C0
MDS 307
1
修订版042501
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
ICS307
串行可编程时钟源
引脚分配
ICS307
X1/ICLK
NC
VDD
NC
GND
CLK2
NC
SCLK
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
X2
NC
NC
PDTS
数据
CLK1
NC
频闪
16引脚窄
（ 0.150 “ ） SOIC
引脚说明
数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
名字
X1/ICLK
NC
VDD
NC
GND
CLK2
NC
SCLK
频闪
NC
CLK1
数据
PDTS
NC
NC
X2
TYPE
XI
-
P
-
P
O
-
I
I
-
O
I
I
-
-
XO
描述
水晶连接（ REF频率） 。连接到一个并联谐振晶体，或者输入时钟。
无连接。
连接到+ 3.3V或+ 5V 。
无连接。
连接到地面。
输出时钟2， F0 -F1确定。可以参考， REF / 2 ， CLK1 / 2或关闭。
无连接。
串行时钟。参见时序图。
频闪加载数据。参见时序图。
无连接。
输出时钟1 ，由R0 - R6 ， V0 -V8 ， S0 -S2和输入频率决定。
数据输入。串行输入其设置输出时钟（S ）三个字。
关断整个芯片，三态低CLK1和CLK2输出时。内部上拉。
无连接。
无连接。
输入晶体连接。连接到晶体或悬空的时钟输入。
类型： XI ， XO =水晶连接， I =输入， O =输出， P =电源连接
MDS 307
2
修订版042501
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
ICS307
串行可编程时钟源
确定输出频率
上电时， ICS307-01片上的寄存器可以具有随机值，因此几乎任何频率可以是
从部分的输出。 CLK1总会有一些时钟信号存在，但CLK2也可能会被关闭
（低） 。
该ICS307-02片内寄存器进行初始配置，以提供一个x1的输出时钟都CLK1上
和CLK2输出。输出频率是一样的，输入时钟或晶体。这是有用的，如果
该ICS307将提供在上电时的初始系统时钟。因为这个特征是有利的，在大多数
系统中， ICS307-02建议用于新设计。
与编程，用户可以完全控制在改变所需输出频率，以在任何值
第4页表1中所示范围的ICS307的输出可通过以下简单的确定
公式：
CLK1频率=输入频率 2
哪里
(VDW+8)
(RDW+2)(OD)
VCO分频器字（ VDW ）= 4 511（ 0，1， 2，3 ，不允许）
参考分频器字（ RDW ）= 1 127 （ 0是不允许的）
第4页上的输出分频器值=
此外，下面的操作范围应当观察：
(VDW+8)
55兆赫<输入频率 2 （ RDW + 2 ）
200千赫<
输入频率
(RDW+2)
< 400兆赫
商业级温度范围。
工业级温度范围是
60兆赫到360兆赫。
以确定的VCO ，参考和输出分频器，接触的ICS应用的最佳组合
工程。您也可以发传真此页面集成电路可在408 295 9818 （传真） 。务必注明以下内容：
您的姓名________________公司Name___________________ Telephone_________________
通过e-mail （列表中选择您的E- mail地址） __________________or传真号码响应___________________
所需的输入crystal_______或clock_______ （以MHz为单位）所需的输出frequency_______________
REF Output_______VDD = 3.3V或5V _______占空比： 40％-60％ _____或45-55 ％ required____
MDS 307
3
修订版042501
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
ICS307
串行可编程时钟源
设置器件特性
下面的表列出了可被配置，除了在VCO和参考分频器设置。
表1.输出分频和
最大输出频率
马克斯。频率。
CLK1
最大
产业
S2 S1 S0输出
频率
VERSION
DIVIDE
5 V或3.3 V
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
10
2
8
4
5
7
3
6
40
200
50
100
80
55
135
67
36
180
45
90
72
50
120
60
表2. CLK2输出
F1
0
0
1
1
F0
0
1
0
1
CLK2
REF
REF/2
关（低）
CLK1/2
0 =连接directy地
1 =直接连接到VDD
表3.输出占空比配置
TTL
0
1
测量占空比
1.4V
VDD/2
推荐VDD
5V
3.3 V
表4.晶体负载电容
C1
0
0
1
1
C0
0
1
0
1
VDD = 5 V
22.3 - 0.083 f
23.1 - 0.093 f
23.7 - 0.106 f
24.4 - 0.120 f
VDD = 3.3 V
22.1 - 0.094 f
22.9 - 0.108 f
23.5 - 0.120 f
24.2 - 0.135 f
注： TTL位优化的占空比
不同的VDD。当VDD为5 V ，设置为0
为近50％的占空比与TTL电平。
当VDD为3.3 V时，设置该位为1 ，所以
占空比为50％的在VDD / 2来实现的。
注： f为晶体频率，在10和
27兆赫。有效负载电容将更高
为晶振频率低于10MHz的。如果一个
时钟输入时，设置C1 = 0和C 0 = 0 。
MDS 307
4
修订版042501
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
ICS307
串行可编程时钟源
配置ICS307
该ICS307可以被编程来设置输出功能和频率。三个数据字节是
写入数据引脚，顺序如下：
C1 C0
TTL
F1 F0
最高位
S2
S1
S0
最低位
V8 V7 V6 V5 V4 V3 V2 V1
最高位
最低位
V0 R6 R5 R4 R3 R2 R1 R0
最高位
最低位
C1被加载到该端口的第一和R0的最后。
R6:R0
V8:V0
S2:S0
F1:F0
TTL
C1:C0
参考分频器字（ RDW ）
VCO分频器字（ VDW ）
输出分频器选择（ OD）
CLK2输出功能
占空比设置
内部负载电容晶体
对于ICS 307-02上电默认值
0
0
1
0
0
0
1
1
0
0
0
0
0
1
0
0
0
0
0
0
0
1
1
0
输入频率将来自两个输出端。
编程示例
为了从一个14.31818 MHz的输入66.66 MHz时， RDW应该是59， VDW应该是276 ，
和输出分割为2选择最小内部负载电容的CMOS占空比，和CLK2
为OFF意味着下面的三个字节被发送到ICS307 ：
00110001
1个字节
10001010
2字节
00111011
BYTE 3
如示于图2中，后在这24位被移入ICS307 ，服用STROBE为高电平将发送该数据
到内部锁存器，以及CLK输出会在10毫秒内锁定。
注：如果STROBE是在高状态和SCLK信号，数据被直接提供时钟到内部锁存
和输出条件，将相应地改变。虽然这不会损坏ICS307 ，它是
建议STROBE保持在较低水平，同时数据被移入ICS307 ，以避免
上的输出时钟意想不到的变化。
MDS 307
5
修订版042501
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
ICS307-01/02
S
ERIALLY
P
ROGRAMMABLE
C
LOCK
S
环境允许
描述
该ICS307-01和ICS307-02是通用串行
可编程时钟源而占用很少
电路板空间。它们可以产生6任意频率
到200兆赫和具有第二配置的输出。
输出可重新编程的飞行和意志
锁定到一个新的频率在10毫秒或更小。平稳
转换（在该时钟的占空比保持在接近
50 ％ ） ，保证在输出分频器不
改变了。
该装置包括一个PDTS销为三态
输出时钟，并降低整个芯片的权力。
该ICS307-02功能在默认的时钟输出
启动和推荐用于所有新设计。
该产品是用于时钟生成。它具有低
输出抖动（变化在输出期间），但输入到
输出偏移和抖动都没有定义，也没有保证。
对于需要定义输入输出的应用
歪斜，使用ICS527-01 。
特点
封装采用16引脚（ 150密耳宽） SOIC
ICS307M - 02和-02I提供Pb（铅）免费
包
高频率的精确
串行可编程：用户决定输出
通过3线接口频率
不再需要定制石英
27兆赫 - 5输入晶振频率
输出时钟频率高达200 MHz
断电三态模式
非常低的抖动
3.3 V或5 V工作电压
在TTL电平25毫安驱动能力
提供工业温度级版本
框图
VDD
TTL
SCLK
数据
频闪
X1/ICLK
晶体或
时钟输入
水晶
振荡器
X2
移
注册
9
2
3
2
7
R6:R7
参考
分频器
V8:V0
C1:C0
S2:S0
F1:F0
VCO
分频器
CLK1
相比较，
电荷泵，
环路滤波器
VCO
产量
分频器
功能
SELECT
3
S2:S0
GND
3
F1:F0
PDTS
CLK2
选购液晶电容
MDS 307-01 / 02 F
I N T E GRAて维C我R C U I吨S y时S T ê米每秒
●
1
5月25日比赛STRE等，圣乔本身， CA 9 5126
●
修订版121304
TE L（ 40 8 ） 2 97-12 01
●
W W瓦特I C ST 。 C 0米
ICS307-01/02
S
ERIALLY
P
ROGRAMMABLE
C
LOCK
S
环境允许
引脚分配
X1/ICLK
NC
VDD
NC
GND
CLK2
NC
SCLK
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
X2
NC
NC
PDTS
数据
CLK1
NC
STRO BE
16引脚（150米IL ） SO IC
引脚说明
针
数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
针
名字
X1/ICLK
NC
VDD
NC
GND
CLK2
NC
SCLK
频闪
NC
CLK1
数据
PDTS
NC
NC
X2
针
TYPE
XI
-
动力
-
动力
产量
-
输入
输入
-
产量
输入
输入
-
-
XO
引脚说明
水晶连接（ REF频率） 。连接到一个并联谐振晶体或
输入时钟。
无连接。不要以任何方式连接到该引脚。
连接至3.3 V或5 V.
无连接。不要以任何方式连接到该引脚。
连接到地面。
输出时钟2， F0决定 - F1 。可以参考， REF / 2 ， CLK1 / 2或关闭。
无连接。不要以任何方式连接到该引脚。
串行时钟。参见时序图。
频闪加载数据。参见时序图。
无连接。不要以任何方式连接到该引脚。
输出时钟1 ，由R0决定 - R6 ， V0 - V8 ， S0 - S2和输入频率。
数据输入。串行输入其设置输出时钟（S ）三个字。
关断整个芯片，三州CLK1和CLK2输出低电平时。国内
拉。
无连接。不要以任何方式连接到该引脚。
无连接。不要以任何方式连接到该引脚。
输入晶体连接。连接到晶体或悬空的时钟
输入。
MDS 307-01 / 02 F
在TE碎电路系统
●
2
525镭CE街，加利福尼亚州圣何塞， 9512 6
●
修订版121304
电话：（ 08 4 ）297 -1 201
●
W W瓦特I C S T 。 C 0米
ICS307-01/02
S
ERIALLY
P
ROGRAMMABLE
C
LOCK
S
环境允许
确定输出频率
上电时，该ICS307-01片上寄存器都可以
已随机值，因此几乎所有的频率可以是
从部分的输出。 CLK1总会有一些时钟
信号存在，但CLK2也可能会被关闭（低） 。
片内寄存器进行初始配置的ICS307-02
提供了X1的输出时钟上都CLK1和
CLK2输出。输出频率是一样的
作为输入时钟或晶体。这是如果ICS307有用
将提供在上电时的初始系统时钟。自
这个功能是在大多数系统中的优点，该
ICS307-02建议用于新设计。
与编程，用户可完全控制在改变
所需的输出频率，以在任何值
如表1所示范围内第4页的输出上
ICS307可以由以下公式确定：
VDW + 8
-
CLK1Frequency
=
InputFrequency
2
------------------------------------------
(
RDW
+
2
)
OD
要确定VCO ，参考的最佳组合，
和输出分频器，请参阅联机计算器，
http://www.icst.com/products/ics307inputForm.html
or
接触ICS通过发送电子邮件至ics-mk@icst.com
与所需的输入晶体或时钟，并将所要
输出频率。
其中：
VCO分频器字（ VDW ）= 4 511 （0， 1，2， 3
是不允许的）
参考分频器字（ RDW ）= 1 127 （ 0
不允许）
第4页上的输出分频器值=
下面的操作范围应得到遵守。
对于商业级温度范围：
VDW + 8
55MHz
＆ LT ;
InputFrequency
2
------------------------ < 400MHz的
RDW + 2
InputFrequency
-
200kHz
＆ LT ;
---------------------------------------------
RDW
+
2
而对于工业级温度范围：
VDW + 8
60MHz
＆ LT ;
InputFrequency
2
------------------------ < 360MHz的
RDW + 2
输入频率
200kHz至< ------------------------------------------
-
RDW + 2
MDS 307-01 / 02 F
在TE碎电路系统
●
3
525镭CE街，加利福尼亚州圣何塞， 9512 6
●
修订版121304
电话：（ 08 4 ）297 -1 201
●
W W瓦特I C S T 。 C 0米
ICS307-01/02
S
ERIALLY
P
ROGRAMMABLE
C
LOCK
S
环境允许
设置器件特性
下表列出了可配置的设置，以及压控振荡器和参考分频器。
表1.输出分频和最大输出频率
S2
0
0
0
0
1
1
1
1
S1
0
0
1
1
0
0
1
1
S0
0
1
0
1
0
1
0
1
CLK1输出
DIVIDE
10
2
8
4
5
7
3
6
MAX 。频率
5 V或3.3 V （兆赫）
40
200
50
100
80
55
135
67
MAX 。频率
工业级温度范围。版本
36
180
45
90
72
50
120
60
表2. CLK2输出
F1
0
0
1
1
F0
0
1
0
1
CLK2
REF
F
REF
/2
关（低）
F
CLK1
/2
表3.输出占空比配置
TTL
0
1
测量占空比
1.4 V
VDD/2
推荐VDD
5V
3.3 V
注： TTL位优化的占空比不同的VDD 。当VDD是5V，设置为0的近50 ％的占空
周期与TTL电平。当VDD为3.3 V时，设置该位为1，因此50％的占空比在VDD / 2来实现的。
表4.晶体负载电容
C1
0
0
1
1
C0
0
1
0
1
VDD = 5V
22.3 - 0.083 f
23.1 - 0.093 f
23.7 - 0.106 f
24.4 - 0.120 f
VDD = 3.3V
22.1 - 0.094 f
22.9 - 0.108 f
23.5 - 0.120 f
24.2 - 0.135 f
注： f为晶振频率以MHz为10和27兆赫之间。有效负载电容将更高
为晶振频率低于10MHz的。如果一个时钟输入时，设置C1 = 0和C 0 = 0 。
MDS 307-01 / 02 F
在TE碎电路系统
●
4
525镭CE街，加利福尼亚州圣何塞， 9512 6
●
修订版121304
电话：（ 08 4 ）297 -1 201
●
W W瓦特I C S T 。 C 0米
ICS307-01/02
S
ERIALLY
P
ROGRAMMABLE
C
LOCK
S
环境允许
旁路模式
如果R6 ： 0被编程为0000000 ，该PLL掉电和旁路;将参考频率
来自两个CLK1和CLK2 。有可能产生的毛刺进入和退出该模式。
配置ICS307
该ICS307可以被编程来设置输出功能和频率。三个数据字节是
写在这个顺序DATA引脚：
C1
最高位
C0
TTL
F1
F0
S2
S1
S0
最低位
V8
最高位
V7
V6
V5
V4
V3
V2
V1
最低位
V0
最高位
R6
R5
R4
R3
R2
R1
R0
最低位
C1被加载到该端口的第一和R0的最后。
R6 ： R0参考Divder字（ RDW ）
V8 ： V0 VCO分频器字（ VDW ）
S2 ： S0输出分频比选择（ OD）
F1 ： CLK2输出的基频功能
TTL
占空比设置
C1 ： C0内部负载电容晶体
该ICS307可以在操作过程中随时进行重新编程。如果R 6 ：0， V-8 ：0 ，TTL或C 1 ：0被改变，则
频率将平滑地过渡到在约1毫秒的新值，而不产生毛刺或短周期。若S2 ：0是
变化，所以能够生成对CLK1和也对CLK2的毛刺，对于F1 ：0 = 1 1 。
更改F1 ： 0将生成CLK2毛刺。
对于ICS307-02开机默认值
0
0
1
0
0
0
1
1
0
0
0
0
0
1
0
0
0
0
0
0
0
1
1
0
输入频率将来自两个输出端。
有关使用默认配置的输入警告的频率低于13.75兆赫
压控振荡器将仅运行低达其最小频率，这是保证不超过55兆赫。
所以，在上电默认状态时，PLL被保证锁定到输入频率下降到55/4 =
13.75兆赫。然而，该部分通常运行得慢一些。典型的最小VCO频率是大约
30 - 40兆赫，这取决于电压，温度，以及许多变化;因此在上电默认设置，则
CLK2输出将是一个最小的7.5 - 10兆赫，即使输入频率比低。的输出是
未锁定到基准输入等的频率不是很稳定的相位噪声较高。在
这种条件下， CLK2输出将准确向下提供参考频率为0 Hz的，因为这
信号通路绕过PLL 。
MDS 307-01 / 02 F
在TE碎电路系统
●
5
525镭CE街，加利福尼亚州圣何塞， 9512 6
●
修订版121304
电话：（ 08 4 ）297 -1 201
●
W W瓦特I C S T 。 C 0米
ICS307-01/02
S
ERIALLY
P
ROGRAMMABLE
C
LOCK
S
环境允许
描述
该ICS307-01和ICS307-02是通用串行
可编程时钟源而占用很少
电路板空间。它们可以产生6任意频率
到200兆赫和具有第二配置的输出。
输出可重新编程的飞行和意志
锁定到一个新的频率在10毫秒或更小。平稳
转换（在该时钟的占空比保持在接近
50 ％ ） ，保证在输出分频器不
改变了。
该装置包括一个PDTS销为三态
输出时钟，并降低整个芯片的权力。
该ICS307-02功能在默认的时钟输出
启动和推荐用于所有新设计。
该产品是用于时钟生成。它具有低
输出抖动（变化在输出期间），但输入到
输出偏移和抖动都没有定义，也没有保证。
对于需要定义输入输出的应用
歪斜，使用ICS527-01 。
特点
封装采用16引脚（ 150密耳宽） SOIC
ICS307M - 02和-02I提供Pb（铅）免费
包
高频率的精确
串行可编程：用户决定输出
通过3线接口频率
不再需要定制石英
27兆赫 - 5输入晶振频率
输出时钟频率高达200 MHz
断电三态模式
非常低的抖动
3.3 V或5 V工作电压
在TTL电平25毫安驱动能力
提供工业温度级版本
框图
VDD
TTL
SCLK
数据
频闪
X1/ICLK
晶体或
时钟输入
水晶
振荡器
X2
移
注册
9
2
3
2
7
R6:R7
参考
分频器
V8:V0
C1:C0
S2:S0
F1:F0
VCO
分频器
CLK1
相比较，
电荷泵，
环路滤波器
VCO
产量
分频器
功能
SELECT
3
S2:S0
GND
3
F1:F0
PDTS
CLK2
选购液晶电容
MDS 307-01 / 02 F
I N T E GRAて维C我R C U I吨S y时S T ê米每秒
●
1
5月25日比赛STRE等，圣乔本身， CA 9 5126
●
修订版121304
TE L（ 40 8 ） 2 97-12 01
●
W W瓦特I C ST 。 C 0米
ICS307-01/02
S
ERIALLY
P
ROGRAMMABLE
C
LOCK
S
环境允许
引脚分配
X1/ICLK
NC
VDD
NC
GND
CLK2
NC
SCLK
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
X2
NC
NC
PDTS
数据
CLK1
NC
STRO BE
16引脚（150米IL ） SO IC
引脚说明
针
数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
针
名字
X1/ICLK
NC
VDD
NC
GND
CLK2
NC
SCLK
频闪
NC
CLK1
数据
PDTS
NC
NC
X2
针
TYPE
XI
-
动力
-
动力
产量
-
输入
输入
-
产量
输入
输入
-
-
XO
引脚说明
水晶连接（ REF频率） 。连接到一个并联谐振晶体或
输入时钟。
无连接。不要以任何方式连接到该引脚。
连接至3.3 V或5 V.
无连接。不要以任何方式连接到该引脚。
连接到地面。
输出时钟2， F0决定 - F1 。可以参考， REF / 2 ， CLK1 / 2或关闭。
无连接。不要以任何方式连接到该引脚。
串行时钟。参见时序图。
频闪加载数据。参见时序图。
无连接。不要以任何方式连接到该引脚。
输出时钟1 ，由R0决定 - R6 ， V0 - V8 ， S0 - S2和输入频率。
数据输入。串行输入其设置输出时钟（S ）三个字。
关断整个芯片，三州CLK1和CLK2输出低电平时。国内
拉。
无连接。不要以任何方式连接到该引脚。
无连接。不要以任何方式连接到该引脚。
输入晶体连接。连接到晶体或悬空的时钟
输入。
MDS 307-01 / 02 F
在TE碎电路系统
●
2
525镭CE街，加利福尼亚州圣何塞， 9512 6
●
修订版121304
电话：（ 08 4 ）297 -1 201
●
W W瓦特I C S T 。 C 0米
ICS307-01/02
S
ERIALLY
P
ROGRAMMABLE
C
LOCK
S
环境允许
确定输出频率
上电时，该ICS307-01片上寄存器都可以
已随机值，因此几乎所有的频率可以是
从部分的输出。 CLK1总会有一些时钟
信号存在，但CLK2也可能会被关闭（低） 。
片内寄存器进行初始配置的ICS307-02
提供了X1的输出时钟上都CLK1和
CLK2输出。输出频率是一样的
作为输入时钟或晶体。这是如果ICS307有用
将提供在上电时的初始系统时钟。自
这个功能是在大多数系统中的优点，该
ICS307-02建议用于新设计。
与编程，用户可完全控制在改变
所需的输出频率，以在任何值
如表1所示范围内第4页的输出上
ICS307可以由以下公式确定：
VDW + 8
-
CLK1Frequency
=
InputFrequency
2
------------------------------------------
(
RDW
+
2
)
OD
要确定VCO ，参考的最佳组合，
和输出分频器，请参阅联机计算器，
http://www.icst.com/products/ics307inputForm.html
or
接触ICS通过发送电子邮件至ics-mk@icst.com
与所需的输入晶体或时钟，并将所要
输出频率。
其中：
VCO分频器字（ VDW ）= 4 511 （0， 1，2， 3
是不允许的）
参考分频器字（ RDW ）= 1 127 （ 0
不允许）
第4页上的输出分频器值=
下面的操作范围应得到遵守。
对于商业级温度范围：
VDW + 8
55MHz
＆ LT ;
InputFrequency
2
------------------------ < 400MHz的
RDW + 2
InputFrequency
-
200kHz
＆ LT ;
---------------------------------------------
RDW
+
2
而对于工业级温度范围：
VDW + 8
60MHz
＆ LT ;
InputFrequency
2
------------------------ < 360MHz的
RDW + 2
输入频率
200kHz至< ------------------------------------------
-
RDW + 2
MDS 307-01 / 02 F
在TE碎电路系统
●
3
525镭CE街，加利福尼亚州圣何塞， 9512 6
●
修订版121304
电话：（ 08 4 ）297 -1 201
●
W W瓦特I C S T 。 C 0米
ICS307-01/02
S
ERIALLY
P
ROGRAMMABLE
C
LOCK
S
环境允许
设置器件特性
下表列出了可配置的设置，以及压控振荡器和参考分频器。
表1.输出分频和最大输出频率
S2
0
0
0
0
1
1
1
1
S1
0
0
1
1
0
0
1
1
S0
0
1
0
1
0
1
0
1
CLK1输出
DIVIDE
10
2
8
4
5
7
3
6
MAX 。频率
5 V或3.3 V （兆赫）
40
200
50
100
80
55
135
67
MAX 。频率
工业级温度范围。版本
36
180
45
90
72
50
120
60
表2. CLK2输出
F1
0
0
1
1
F0
0
1
0
1
CLK2
REF
F
REF
/2
关（低）
F
CLK1
/2
表3.输出占空比配置
TTL
0
1
测量占空比
1.4 V
VDD/2
推荐VDD
5V
3.3 V
注： TTL位优化的占空比不同的VDD 。当VDD是5V，设置为0的近50 ％的占空
周期与TTL电平。当VDD为3.3 V时，设置该位为1，因此50％的占空比在VDD / 2来实现的。
表4.晶体负载电容
C1
0
0
1
1
C0
0
1
0
1
VDD = 5V
22.3 - 0.083 f
23.1 - 0.093 f
23.7 - 0.106 f
24.4 - 0.120 f
VDD = 3.3V
22.1 - 0.094 f
22.9 - 0.108 f
23.5 - 0.120 f
24.2 - 0.135 f
注： f为晶振频率以MHz为10和27兆赫之间。有效负载电容将更高
为晶振频率低于10MHz的。如果一个时钟输入时，设置C1 = 0和C 0 = 0 。
MDS 307-01 / 02 F
在TE碎电路系统
●
4
525镭CE街，加利福尼亚州圣何塞， 9512 6
●
修订版121304
电话：（ 08 4 ）297 -1 201
●
W W瓦特I C S T 。 C 0米
ICS307-01/02
S
ERIALLY
P
ROGRAMMABLE
C
LOCK
S
环境允许
旁路模式
如果R6 ： 0被编程为0000000 ，该PLL掉电和旁路;将参考频率
来自两个CLK1和CLK2 。有可能产生的毛刺进入和退出该模式。
配置ICS307
该ICS307可以被编程来设置输出功能和频率。三个数据字节是
写在这个顺序DATA引脚：
C1
最高位
C0
TTL
F1
F0
S2
S1
S0
最低位
V8
最高位
V7
V6
V5
V4
V3
V2
V1
最低位
V0
最高位
R6
R5
R4
R3
R2
R1
R0
最低位
C1被加载到该端口的第一和R0的最后。
R6 ： R0参考Divder字（ RDW ）
V8 ： V0 VCO分频器字（ VDW ）
S2 ： S0输出分频比选择（ OD）
F1 ： CLK2输出的基频功能
TTL
占空比设置
C1 ： C0内部负载电容晶体
该ICS307可以在操作过程中随时进行重新编程。如果R 6 ：0， V-8 ：0 ，TTL或C 1 ：0被改变，则
频率将平滑地过渡到在约1毫秒的新值，而不产生毛刺或短周期。若S2 ：0是
变化，所以能够生成对CLK1和也对CLK2的毛刺，对于F1 ：0 = 1 1 。
更改F1 ： 0将生成CLK2毛刺。
对于ICS307-02开机默认值
0
0
1
0
0
0
1
1
0
0
0
0
0
1
0
0
0
0
0
0
0
1
1
0
输入频率将来自两个输出端。
有关使用默认配置的输入警告的频率低于13.75兆赫
压控振荡器将仅运行低达其最小频率，这是保证不超过55兆赫。
所以，在上电默认状态时，PLL被保证锁定到输入频率下降到55/4 =
13.75兆赫。然而，该部分通常运行得慢一些。典型的最小VCO频率是大约
30 - 40兆赫，这取决于电压，温度，以及许多变化;因此在上电默认设置，则
CLK2输出将是一个最小的7.5 - 10兆赫，即使输入频率比低。的输出是
未锁定到基准输入等的频率不是很稳定的相位噪声较高。在
这种条件下， CLK2输出将准确向下提供参考频率为0 Hz的，因为这
信号通路绕过PLL 。
MDS 307-01 / 02 F
在TE碎电路系统
●
5
525镭CE街，加利福尼亚州圣何塞， 9512 6
●
修订版121304
电话：（ 08 4 ）297 -1 201
●
W W瓦特I C S T 。 C 0米
QQ：2880707522 复制
