集成
电路
系统公司
ICS2694
主板上的时钟发生器
描述
该
ICS2694
主板时钟发生器是一个综合
采用PLL和VCO技术，产生几乎所有的电路
需要在PC机的时钟信号。该装置的使用可以是
广义的，以满足大多数数字系统所需要的时间
通过重新编程VCO或重新配置的计数器级
这源于VCO的输出频率。
主VCO习惯上用于产生CPU的
时钟，所以标注的
ICS2694.
预编程
频率集列第6页上的这些选择都做
相匹配的主要微处理器系列。 CPUSEL （0-3）
允许用户选择适当的频率为
应用程序。
由于在锁相环滤波器， CPUCLK的意志
以线性方式从一个频率移动到newly-
选频无毛刺。如果一个固定值CPUCLK
是期望的， CPUSEL （0-3）可以被硬连线到所需
与频闪地址拉高。 （它有一个上拉。）对于董事会
测试和调试，拉动OUTPUTE接地将所有的三态
的输出。
特点
低成本 - 消除了多个振荡器和计数
DOWN逻辑
主VCO有16掩模可编程频率
（通常CPU时钟）
二次VCO有1掩模可编程频率
（通常是96兆赫）
预编程的版本典型的PC应用程序
10路输出，除了主CPU时钟
能力以重新配置计数器级改变
通过掩膜选项的输出频率
先进的PLL设计
片上锁相环滤波器
非常灵活的体系结构
应用
CPU时钟和协处理器的时钟
硬盘和软盘驱动时钟
键盘时钟
串行口的时钟
总线时钟
系统计数或定时功能
引脚配置
OUT2
OUT1
OUT0
OUT9
CPUCLK
VSS
DVDD
频闪
CPUSEL0
CPUSEL1
CPUSEL2
CPUSEL3
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
OUT3
OUT4
OUT5
OUT6
OUT7
(CPUCLK/2)
OUT8
AVDD
XTAL2
XTAL1
AVSS
OUTPUTE
CLKIN
24引脚DIP或SOIC
ICS2694RevA1094
ICS2694
ICS2694
引脚说明
引脚数
1
2
3
4
5
6
7
8
9
10
11
12
13
名字
OUT2
OUT1
OUT0
OUT9
CPUCLK
VSS
DVDD
频闪
CPUSEL0
CPUSEL1
CPUSEL2
CPUSEL3
CLKIN
描述
输出4mA 。
输出4mA 。
输出4mA
输出4mA 。
输出4mA由压控振荡器1 （ VC01 ）驱动。 VC01被控制
一个16字的ROM 。
地面芯片的数字部分。
加上供应的芯片的数字部分。
输入控制与CPU （ 0-3）相关联的透明锁存器中选择其中之一
16值CPUCLK 。拿着高频闪引起的锁存器是透明的。
LSB CPUCLK地址位。
CPUCLK地址位。
CPUCLK地址位。
MSB CPUCLK地址位。
另一种输入的参考时钟。晶体振荡器的输出和CLKIN
被选通到一起以生成基准时钟与VCO的。如果CLKIN被使用，
XTAL1应保持高电平和XTAL2悬空。如果内部振荡器，
持有CLKIN高。
拉这条线低三态输出全部。
地面芯片的模拟部分。
输入内部晶体振荡器的阶段。
输出的内部晶体振荡器的阶段。该引脚应该接什么
到它，但在石英晶体终端中的一个。
正电源芯片的模拟部分。
输出4mA 。
输出4mA 。 （通常指定为CPUCLK / 2为协处理器使用。 ）
输出4mA 。
输出4mA 。
输出4mA 。
输出4mA 。
14
15
16
17
18
19
20
21
22
23
24
OUTPUTE
AVSS
XTAL1
XTAL2
AVDD
OUT8
OUT7
OUT6
OUT5
OUT4
OUT3
2
ICS2694
频率参考
内部参考振荡器包含的所有被动的
所需的组件。适当的串联谐振晶体
应连接XTAL1 （1）和XTAL2 （2）之间。在
IBM兼容的应用程序，这通常是一个
14.31818 MHz晶振，但基本模式晶体BE-
吐温10 MHz和25 MHz的已经过测试。维持空头
晶体和之间的引线长度
ICS2694.
为了
优化的水晶振子的质量，所述输入
XTAL1的开关阈值电压为VDD / 2 ，而不是CON组
TTL的常规1.4V 。因此， XTAL1可能不响应
适当地向合法的TTL信号，因为TTL不需要
超过VDD / 2 。因此，另一个时钟输入CLKIN （引脚13 ）
已被添加到其大小为具有输入的芯片
开关点1.4V的。在芯片内部，这两个输入是
相与。因此，在使用XTAL1和XTAL2时
CLKIN应保持高电平。 （它有一个上拉电阻。 ）当使用
CLKIN ， XTAL1应保持高电平。 （它不具有
拉，因为上拉会干扰振荡器
偏差。 ）
可以预见，在一些应用中会使用两个时钟
输入正确的门，无论是对于主板测试或独特的系统
功能。通过从一个为参考产生所有系统时钟
EnCE的输入之间的相位和延迟的关系
各种输出将保持相对固定的，因此eliminat-
荷兰国际集团，从完全不同步的时钟产生的问题间
行动的系统。
电源空调
该
ICS2694
是第二代的像点时钟的一个成员
产品。通过将芯片和upgrad-环路滤波器
荷兰国际集团的压控振荡器，该应用的方便性已基本上
改善了早期产品。如果稳定，无噪声大功率
电源可用，无需外部元件。然而
以往，在一些应用中，可能是明智的去耦的
电源，如图1或2所示。图1是在正常
配置为5伏的唯一的应用程序。这两个
提供优越的性能取决于噪声内容
电源。在一般情况下，图1的结构是
令人满意的。图2是更常规的，如果12伏
模拟电源是可用的，虽然改进的性能
需支付额外组件的成本;然而，在成本
在图1中使用的分立元件的是小于图1的成本
分立元件。
自从
ICS2694
输出的大量高频
钟表，保守的设计手法建议。关怀
应在电源和接地的电路板布局行使
的痕迹，和充足的电源去耦电容CON组
sistent与应用程序应使用。
+5
C1
DVDD
.1F
33
+50
C1
DVDD
.1F
470
+5
R1
C2
22V
C3
.1F
AVDD
VSS ， AVSS
+120
R1
D1
4.7V
C2
.1F
AVDD
VSS ， AVSS
图1
图2
3
ICS2694
绝对最大额定值
电源电压。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 V
DD
. . . . . . . . . . . .
输入电压。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 V
IN
. . . . . . . . . . . .
输出电压。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 VOUT 。 。 。 。 。 。 。 。 。 。
钳位二极管电流。 。 。 。 。 。 。 。 。 。 。 V
IK
＆放大器;我
OK
. . . . . . .
每个引脚的输出电流。 。 。 。 。 。 。 。 。 。我
OUT
. . . . . . . . . . .
工作温度。 。 。 。 。 。 。 。 。 。牛逼
O
. . . . . . . . . . . . .
储存温度。 。 。 。 。 。 。 。 。 。 。 。牛逼
S
. . . . . . . . . . . . .
功耗。 。 。 。 。 。 。 。 。 。 。 。 。 。 P
D
. . . . . . . . . . . . .
-0.5V至+ 7V
-0.5V至VDD + 0.5V
-0.5V至VDD + 0.5V
±30mA
±50mA
0 ° C至+ 150°C
-85 ° C至+ 150°C
500mW
除了这些收视率值可能会损坏设备。此装置包含电路，以保护输入和输出对
由于高的静态电压或电场损坏;但是，建议在正常的预防措施，以避免应用程序
大于最大额定电压更高的任何电压。对于正确的操作，建议使V
IN
和V
OUT
被限制
到> = V
SS
和< = V
DD
.
直流特性（ 0 ° C至70 ° C）
参数
工作电压范围
输入低电压
输入高电压
输入漏电流
输出低电压
输出高电压
电源电流
内部上拉电阻
输入引脚电容
输出引脚电容
符号
V
DD
V
IL
V
IH
I
IH
V
OL
V
OH
I
DD
R
UP
*
C
in
C
OUT
条件
V
DD
= 5V
V
DD
= 5V
V
IN
= V
cc
I
OL
= 4.0毫安
I
OH
= 4.0毫安
V
DD
= 5V ， CPUCLK = 80 MHz的
V
DD
= 5V, V
in
= 0V
F
c
= 1兆赫
F
c
= 1兆赫
民
4.0
VSS
2.0
-
-
2.4
-
50
-
-
最大
5.5
0.8
V
DD
10
0.4
-
55
-
8
12
单位
V
V
V
uA
V
V
mA
千欧
pF
pF
*下面的输入有上拉： OUTPUTE ，频闪， CPUSEL （ 0-3 ） ， CLKIN 。
4
ICS2694
AC时序特性
下面的说明适用于本节所介绍的所有参数：
1.
2.
3.
4.
5.
6.
7.
XTAL频率= 14.31818 MHz的
所有单位均为纳秒。
上升和下降时间为0.8 2.0 VDC 。
输出引脚负载= 15pF的
占空比测量1.4V 。
电源电压范围从4.5到5.5伏
温度范围为0 ° C至70℃
符号
TPW
TSU
THD
Tr
Tf
-
-
参数
选通脉冲宽度
建立时间数据选通
数据保持时间选通
上升时间
下降时间
频率误差
最大频率
民
选通脉冲时序
20
10
10
FOUT时间
-
-
最大
-
-
-
3
3
0.5
135
笔记
占空比40 ％以上。到60 ％以下。
在80 MHz
%
兆赫
注意：
图案-004具有CPUCLK和边缘CPUCLK / 2匹配上涨
±
2纳秒。
TPW
频闪
CPUSEL （0-3）
TSU
THD
5
QQ：2881677436 复制
