集成
电路
系统公司
ICS2495
双显卡/内存时钟发生器
特点
成本低 - 无需进行多次晶体时钟
在视频显示子系统振荡器
掩膜可编程频率
预编程版本的行业标准VGA
芯片
无干扰的频率转换
内部时钟保持锁定状态，当外部频率
输入被选择
低功耗CMOS器件技术
占用空间小 - 16引脚DIP或SOIC
缓冲的Xtal出
积分环路滤波器元件
快速采集所选择的频率的，选通或非
选通
保证性能高达135 MHz的
出色的电源抑制
先进的PLL的低相位抖动
频率变化检测电路，增强了新的频
昆西采集和消除引起问题
这改写频率信息的程序
描述
该
ICS2495
时钟发生器是一种集成电路双
锁相环频率合成器，能够产生的
16视频和4个内存时钟频率的使用
与高性能的视频显示系统。利用CMOS
技术来实现所有的线性，数字和记忆功能
中，请在
ICS2495
提供了一个低功耗，小尺寸，
低成本的解决方案的视频点时钟的产生。输出
可以兼容
XGA ， VGA ， EGA ， MCGA ， CGA ， MDA ，
以及所需的高级应用较高频率
系统蒸发散在桌面出版和图形工作站。 Provi-
锡安通过单级自定义模板为实施
客户特定频率集。锁相环电路
允许时钟频率之间进行快速无干扰转换。
除了提供16个时钟速率，所述
ICS2495
有
规定来复用一个外部产生的信号源
入VCLK信号路径。内部锁相频率
继续保持在预设值时，锁定此模式
被选中。此功能允许从瞬时转换
外部频率的内部生成的频率。
印刷电路板的测试是通过使用这些模式的简化
如由ATE测试器产生的外部时钟可以被供给
通过，允许对整个系统的同步检测。
引脚配置
XTAL2
EXTFREQ
FS0
FS1
频闪
FS2
FS3
MS0
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
XTAL1
VCLK
XTALOUT
VSS
VDD
N / C
MCLK
MS1
16引脚DIP或SOIC
注意事项：
1. ICS2495M （ SOIC ）引脚排列完全相同ICS2495N （ DIP ） 。
ICS2595RevA090694
ICS2495
参考振荡器&晶体选择
在片上晶体振荡器是用来产生情况
基准频率，该晶体振荡的精度
频率将有输出精度的影响很小。
外部晶振和芯片上的电路实现皮尔斯
振荡器。在皮尔斯振荡器，晶体在其经营
并联谐振（也称为反谐振模式）。这意味着
它的实际振荡频率取决于有效
跨越石英的端子会出现电容
水晶。使用的晶体，其特点是用在对
串联谐振电路是精细，虽然实际振荡
频率会比用脚踩值略高
结晶罐（一般为0.025％ -0.05 ％左右）。通常，这
错误是不是在视频图形应用显著，这是
为何
ICS2495
通常会得到它的频率参考
从串联谐振晶体连接引脚1和2之间
16.
作为锁相环的整个操作取决于
有一个稳定的基准频率，晶体应该是
安装在尽可能靠近到包。避免路由
数字信号或
ICS2495
下方或附近，这些输出
痕迹。还期望到地晶体罐到
接地平面，如果可能的话。
布局的注意事项
利用
ICS2495
在视频图像适配器卡或上
PS2主板虽然简单，但确实需要的注意事项
如果满意的无抖动性能是电路板布局
实现的。应当谨慎行事，以确保组件
不相关的
ICS2495
不同意的理由。在应用
系统蒸发散利用多层电路板，V
SS
应直接
连接到接地平面。
频率参考
内部参考振荡器包含的所有被动的
所需的组件。合适的晶体应CON
之间连接的
XTAL1 （ 16 ）
和
XTAL2 （1） 。
在IBM相容
IBLE应用中，这通常是一个14.31818 MHz晶振，
但10 MHz和25 MHz之间的基本模式晶体
已经过测试。维持之间的短引线长度
晶体和
ICS2495.
在一些应用中，它可以是
希望利用总线时钟。若信号的幅度是
等于或大于3.5伏时，它可以直接连接
to
XTAL1 （ 16 ） 。
如果该信号幅值小于3.5伏，
通过一个0.047微法的电容器连接在时钟
XTAL1 （16） ，
和保持电容器的引线长度，以
XTAL1 （ 16 ）
到最低限度，以减少噪声的易感性
.
这
输入在内部偏置在V
DD/
2.由于TTL兼容
钟表一般保证V
OH
只有2.8V的，电容
耦合输入恢复的抗干扰能力。该
ICS2495
is
不敏感的总线时钟的占空比;然而，该
这个信号的质量不同moth-差异很大
erboard设计。作为该信号的质量通常是外
图形适配器卡制造商的控制的，它是
建议该信号的图形适配器上的缓冲
板。
XTAL2 （1）
必须保持在该构造中打开。
电源空调
该
ICS2495
是第二代的像点时钟的一个成员
产品。通过将芯片和upgrad-环路滤波器
荷兰国际集团的压控振荡器，该应用的方便性已基本上
改善了早期产品。如果稳定，无噪声大功率
电源可用，无需外部元件。然而
以往，在大多数应用中是明智的去耦功率
电源，如图1中所示。
10
C3
.1
EXTFREQ
FS0
FS1
频闪
FS2
FS3
MS0
C2
22
VCLK
XTALOUT
5.0V
ICS2495
N / C
MCLK
MS1
注意事项：
FS3 - FS0 ， MS1 ， MS0 ， EXTFREQ和选通输入都配备上拉，不必绑高。
摩的去耦电容应尽可能靠近该设备与地面设备连接到地平面的地方使用。
水晶山和它的电路走线远离开关数字线路和VCLK ， MCLK和XTALOUT线。
图1
2
ICS2495
缓冲XTALOUT
在主板的应用中，可能希望具有的
ICS2495
提供的总线时钟的系统的其余部分。这
无需额外14.31818 MHz的晶体
振系统，节省金钱，以及电路板空间。
取决于负载，也可能是明智的缓冲XTA-
LOUT时用它来提供系统时钟。
输出电路的注意事项
作为像点时钟，通常存在于最高频率
视频图形系统中，应考虑到的EMI。
与满足FCC EMI要求最大限度地减少问题，
其连接跟踪
VCLK
or
MCLK
和其他康波
在系统堂费应该保持尽可能短。该
ICS2495
输出已被设计为最小化过冲。
此外，它可能有助于放置在这些铁氧体磁珠
信号路径，以限制高次谐波的传播
这个信号的。合适的装置将是一个Ferroxcube公司56-590-
65 / 4B或等效。该装置应放在身体
靠近
ICS2495.
A 33 47欧姆的串联电阻，某处
次叫源终端，在该路径可能是必要的
减少振铃的信号反射，并且可以由此
减少相位抖动和电磁干扰。
外部频率源
EXTFREQ
在如此装备的编程版本，是
一输入到数字多路转换器。当该输入是通过使
在FS0-3选择，信号驱动销2将出现在
VCLK （ 15 ）
而不是PLL输出。在内部， PLL会
在由ROM代码中选择的频率保持在锁。
编程选项也存在输出晶体振荡
荡器上VCLK输出。在该情况下的XTAL1正在
通过一个外部振荡器驱动，那么这个频率会
出现在VCLK若编程。
数字输入
FS0 （3） ， FS1 （4） ， FS2 （6）
和
FS3 （7）
是TTL兼容
频率选择输入为对应的二进制码
频率所需。
STROBE （5）
高时，允许新
数据转换到频选择锁存器;当低，防止了
每个图2.内部上电清零地址变更
信号将迫使对应于一个初始频率代码
所有的零输入状态。
MS0 （ 8 ）
和
MS1 （9）
是相应
荷兰国际集团存储器选择输入，我们不选通。
3
ICS2495
在5伏特V直流特性
DD
符号
V
DD
V
IL
V
IH
I
IH
V
OL
V
OH
I
DD
R
UP
C
in
C
OUT
参数
工作电压范围
输入低电压
输入高电压
输入漏电流
输出低电压： VCLK ， MCLK
XTALOUT
输出高电压： VCLK ， MCLK
XTALOUT
电源电流
内部上拉电阻
输入引脚电容
输出引脚电容
民
4.75
V
SS
2.0
-
-
-
2.4
2.4
-
50
-
-
最大
5.25
0.8
V
DD
10
0.4
0.4
-
-
30
-
8
12
单位
V
V
V
A
V
V
V
V
mA
千欧
pF
pF
条件
V
DD =
5V
V
DD
= 5V
V
in
= V
CC
I
OL
= 8.0毫安
I
OL
= 4.0毫安
I
OH
= 8.0毫安
I
OH
= 4.0毫安
VDD = 5V
V
IN
= 0.0V
F
C
= 1兆赫
F
C
= 1兆赫
AC时序特性
以下说明适用于所有在本节介绍的参数。
1.
2.
3.
4.
5.
6.
7.
REFCLK = 14.318兆赫
T
C
= 1/F
C
所有单位均为纳秒。
的范围30内的最大抖动
s
后触发一个400 MHz的范围内。
上升0.8和2.0伏之间的下降时间，除非另有说明。
输出引脚负载= 15pF的。
测得为1.4伏特工作周期。
符号
TPW
TSU
THD
Tr
Tf
-
-
-
-
参数
选通脉冲宽度
建立时间数据选通
数据保持时间选通
民
选通脉冲时序
20
10
10
MCLK和VCLK时序
-
-
-
最大
-
-
-
2
2
0.5
135
20
15
占空比40 ％以上。对
60 ％以下。
%
兆赫
ns
ns
笔记
上升时间
下降时间
频率误差
最大频率
传播延迟穿越
频率
输出使能到三态
（进，出）时间
5
QQ：2880707522 复制
