集成电路系统
ICS1527
视频时钟合成器
概述
该ICS1527是一种低成本,高性能的
频率发生器。它适用于一般用途的
相控时钟合成以及
行同步和同步锁相高分辨率视频
应用程序。使用ICS的先进的低电压
CMOS混合模式技术, ICS1527是
支持视频的有效时钟合成器
投影机和显示器的分辨率从VGA到
超越XGA 。
该ICS1527提供单端时钟输出60
或110兆赫。该HSYNC_OUT和VSYNC_OUT销
提供水平同步的再生版本和
VSYNC输入同步的CLK输出。
先进的PLL利用自己的内部
可编程反馈分频器或外部分压器。
该装置是由一个标准的I编程
2
C- BUS
串行接口,并采用TSSOP16可用
封装。
特点
无铅封装(无铅)
低抖动(典型值27 ps的短期抖动)
LVCMOS单端时钟输出
一百十分之六十○可用MHz的速度等级
采用3.3 V电源供电
宽容 5伏输入( HSYNC , VSYNC )
海岸(忽略HSYNC )通过VSYNC引脚功能
行业标准I
2
C总线编程接口
通过我PLL锁定检测
2
C或LOCK输出引脚
16引脚TSSOP封装
应用
频率合成
液晶显示器,视频投影机和等离子显示器
同步锁相多个视频子系统
ICS1527功能框图
HSYNC
VSYNC
I
2
C
EXTFB
外
分频器
CLK
HSYNC_OUT
引脚配置( 16引脚TSSOP )
VSSD
SDA
SCL
VSYNC
EXTFB
HSYNC
VDDA
VSSA
ICS1527
VSYNC_OUT
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
VDDD
VSSQ
VSYNC_OUT
VDDQ
CLK
HSYNC_OUT
LOCK
I2CADR
MDS 1527摹
ICS保留修改的初步数据设备的权利
确定本出版物,恕不另行通知。 ICS建议客户
获得所有设备的数据的最新版本来验证信息
被依靠的是最新的和准确的。
修订版110905
ICS1527数据表
第一章概述
第1节
概观
该ICS1527在正常工作的能力行锁定
模式与HSYNC的输入。
该ICS1527是用户可编程的,
高性能的通用时钟发生器。它
适用于图形系统行锁定和
同步锁定的应用程序,并提供时钟信号
通过高性能模拟 - 数字需要
转换器。
1.1锁相环
该锁相环具有非常宽的输入频率
范围( 8千赫至100兆赫) 。不仅是ICS1527的
优异的,一般用途的时钟合成器,但它是
还能够行锁定操作。参阅
下面框图。
图1-1
HSYNC
简化的框图
CP
VCO
VCOD
2,4,8,16
PFD
CLK
FD
12..4103
EXTFB
倒装佛罗里达州运
VSYNC
倒装佛罗里达州运
HSYNC_OUT
VSYNC_OUT
注意:极性控制和其他电路元件不处于为简单起见以上图中所示
在ICS1527的心脏是控制电压
振荡器(VCO) 。 VCO的速度是由控
电压的环路滤波器。此电压将描述
在本节后面。
VCO的时钟输出通过所述第一传递
VCO分频器( VCOD ) 。该VCOD允许压控振荡器
以更高的速度比所需的输出操作
时钟。
注意:
在正常,锁定操作VCOD有
上的输出时钟的速度没有影响,只对
VCO频率。
该VCOD的输出是全速输出
频率上看到的CLK 。这个时钟被送到
通过12位内部反馈分频器( FD ) 。该
反馈分频器控制多少个时钟都见过
在输入的参考的每一个周期。
该相位频率检测器(PFD ),那么比较
反馈到输入,并控制所述过滤器电压
通过启用和禁用电荷泵。该
电荷泵具有可编程电流驱动和意志
源和吸收电流适当,以保持
MDS 1527摹
2
输入和HSYNC_OUT输出对齐。
输入HSYNC和VSYNC可以由被调节
高性能施密特触发器被激化
上升/下降沿。
该HSYNC_OUT和VSYNC_OUT信号对齐
经由一组触发器的输出时钟(CLK) 。
1.2输出驱动器和逻辑输入
该ICS1527采用低电压TTL ( LVTTL )输入和
LVCMOS输出,工作在3.3 V电源
电压。该LVTTL输入为5 V电压。
该LVCMOS驱动阻性或终止
传输线。
1.3自动上电复位检测
该ICS1527具有自动上电复位检测
( POR )电路,并自行复位电路,电源电压
下降到低于阈值。无需外部连接
到复位信号是必需的。
修订版110905
在TE磨碎的电路系统, 525种族STRE等,萨圣何塞,加利福尼亚州95 126 ,电话:( 408 ) 29 7-120 1
W W瓦特I C S T 。 C 0米
ICS1527数据表
第一章概述
1.4 I
2
C总线串行接口
该ICS1527使用5V兼容行业标准
I
2
C总线串行接口,运行在任低速
(100千赫)或高速( 400千赫) 。该接口使用
用于控制和状态12字地址: 1
只写的, 8个读/写,以及三个只读
地址。
两个ICS1527设备可以在同我坐
2
C总线,
每个由主选择按状态
在I2CADR引脚。 7位器件地址为0100110
(二进制)时I2CADR低。该设备地址是
0100111 (二进制)时I2CADR高。看
第4节,
“编程”
MDS1527摹
3
修订版110905
在TE磨碎的电路系统, 525种族STRE等,萨圣何塞,加利福尼亚州95 126 ,电话:( 408 ) 29 7-120 1
W W瓦特I C S T 。 C 0米
ICS1527数据表
第2引脚说明
第2节
引脚说明
TYPE
动力
IN / OUT
IN
IN
IN
IN
动力
动力
IN
LVCMOS
OUT
LVCMOS
OUT
LVCMOS
OUT
动力
LVCMOS
OUT
动力
动力
描述
数字地
串行数据
串行时钟
垂直同步
外部反馈
水平同步
模拟电源
模拟地
I
2
I2C器件地址
LOCK
HSYNC输出
像素时钟输出
输出驱动器电源
VSYNC输出
输出驱动器地
数字电源
从外部分压器
时钟输入到PLL
电源模拟电路
地面模拟电路
芯片的I
2
C类地址选择
PLL锁定
施密特触发器滤波HSYNC
重新与输出像素时钟
LVCMOS驱动器全速时钟
功率输出驱动器
施密特触发器滤波VSYNC
重新与输出像素时钟
接地输出驱动器
电源的数字部分
I
2
C总线
I
2
C总线
1
1
1&2
1&2
1&2
评论
笔记
表2-1
ICS1527
引脚说明
引脚号引脚名称
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
VSSD
SDA
SCL
VSYNC
EXTFB
HSYNC
VDDA
VSSA
I2CADR
LOCK
HSYNC_OUT
CLK
VDDQ
VSYNC_OUT
VSSQ
VDDD
注: 1.这些LVTTL输入为5 V电压。
2.如果连接未使用的接地。
MDS 1527摹
4
修订版110905
在TE磨碎的电路系统, 525种族STRE等,萨圣何塞,加利福尼亚州95 126 ,电话:( 408 ) 29 7-120 1
W W瓦特I C S T 。 C 0米
ICS1527数据表
第3寄存器映射汇总
第3节
字
地址
00h
寄存器映射汇总
RESET
价值
1
0
名字
输入
控制
ACCESS
读/写
位名称
CPEN
VSYNC_Pol
位#
0
1
描述
电荷泵启用
0 =外部通过VSYNC , 1 =启用始终启用
垂直同步极性(电荷泵使能)
需要00H : 0 = 0
0 =海岸(充电泵禁用),而VSYNC低,
1 =海岸(充电泵禁用),而VSYNC高
HSYNC极性
0 =上升沿, 1 =下降沿
外部反馈极性
0 =正边沿, 1 =负边沿
外部反馈选择
0 =内部反馈, 1 =外部
版权所有
启用PLL锁定状态输出
0 =禁用, 1 =启用
版权所有
HSYNC_Pol
FBK_POL
FBK_SEL
版权所有
EnPLS
版权所有
2
3
4
5
6
7
0
0
0
0
1
0
01h
环
控制
*
读/写
ICP0-2
0-2
ICP (电荷泵电流)
2,1,0位= { 000 = 1
A,
001 = 2
A,
010 = 4
A...
110 = 64
A,
111 =
128
A}.
提高功率因数检测器增益,使环路响应
更快,提高了环路带宽。当使用典型值
内部环路滤波器是011 。
版权所有
VCO分频器
位5,4 = { = 00 ÷ 2 = 01 ÷ 4 = 10 ÷ 8 = 11 ÷ 16 }
版权所有
版权所有
VCOD0-1
版权所有
3
4-5
6-7
02h
器反馈股利
0
*
读/写
FBD0-7
0-7
反馈分频器的LSB ( 0-7位)
03h
器反馈股利
1
*
读/写
FBD8-11
0-3
反馈分频器最高位( 8-11位)
分频器设置= 12位字+ 8
最低12 = 000000000100
最大4103 = 111111111111
版权所有
版权所有
4-7
04h
版权所有
版权所有
0-7
0
版权所有
05h
施密特
TRIGGER
*
读/写
施密特
控制
Metal_Rev
0
1-7
1
0
施密特触发器控制
0 =施密特触发器, 1 =无施密特触发
金属掩膜修订号
06h
产量
使
读/写
版权所有
OE
版权所有
0
1
2-7
0
0
0
版权所有
输出使能CLK , HSYNC_OUT , VSYNC_OUT
0 =高阻抗(禁用) , 1 =启用
版权所有
MDS1527摹
5
修订版110905
在TE磨碎的电路系统, 525种族STRE等,萨圣何塞,加利福尼亚州95 126 ,电话:( 408 ) 29 7-120 1
W W瓦特I C S T 。 C 0米
集成电路系统
ICS1527
视频时钟合成器
概述
该ICS1527是一种低成本,高性能的
频率发生器。它适用于一般用途的
相控时钟合成以及
行同步和同步锁相高分辨率视频
应用程序。使用ICS的先进的低电压
CMOS混合模式技术, ICS1527是
支持视频的有效时钟合成器
投影机和显示器的分辨率从VGA到
超越XGA 。
该ICS1527提供单端时钟输出60
或110兆赫。该HSYNC_OUT和VSYNC_OUT销
提供水平同步的再生版本和
VSYNC输入同步的CLK输出。
先进的PLL利用自己的内部
可编程反馈分频器或外部分压器。
该装置是由一个标准的I编程
2
C- BUS
串行接口,并采用TSSOP16可用
封装。
特点
无铅封装(无铅)
低抖动(典型值27 ps的短期抖动)
LVCMOS单端时钟输出
一百十分之六十○可用MHz的速度等级
采用3.3 V电源供电
宽容 5伏输入( HSYNC , VSYNC )
海岸(忽略HSYNC )通过VSYNC引脚功能
行业标准I
2
C总线编程接口
通过我PLL锁定检测
2
C或LOCK输出引脚
16引脚TSSOP封装
应用
频率合成
液晶显示器,视频投影机和等离子显示器
同步锁相多个视频子系统
ICS1527功能框图
HSYNC
VSYNC
I
2
C
EXTFB
外
分频器
CLK
HSYNC_OUT
引脚配置( 16引脚TSSOP )
VSSD
SDA
SCL
VSYNC
EXTFB
HSYNC
VDDA
VSSA
ICS1527
VSYNC_OUT
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
VDDD
VSSQ
VSYNC_OUT
VDDQ
CLK
HSYNC_OUT
LOCK
I2CADR
MDS 1527摹
ICS保留修改的初步数据设备的权利
确定本出版物,恕不另行通知。 ICS建议客户
获得所有设备的数据的最新版本来验证信息
被依靠的是最新的和准确的。
修订版110905
ICS1527数据表
第一章概述
第1节
概观
该ICS1527在正常工作的能力行锁定
模式与HSYNC的输入。
该ICS1527是用户可编程的,
高性能的通用时钟发生器。它
适用于图形系统行锁定和
同步锁定的应用程序,并提供时钟信号
通过高性能模拟 - 数字需要
转换器。
1.1锁相环
该锁相环具有非常宽的输入频率
范围( 8千赫至100兆赫) 。不仅是ICS1527的
优异的,一般用途的时钟合成器,但它是
还能够行锁定操作。参阅
下面框图。
图1-1
HSYNC
简化的框图
CP
VCO
VCOD
2,4,8,16
PFD
CLK
FD
12..4103
EXTFB
倒装佛罗里达州运
VSYNC
倒装佛罗里达州运
HSYNC_OUT
VSYNC_OUT
注意:极性控制和其他电路元件不处于为简单起见以上图中所示
在ICS1527的心脏是控制电压
振荡器(VCO) 。 VCO的速度是由控
电压的环路滤波器。此电压将描述
在本节后面。
VCO的时钟输出通过所述第一传递
VCO分频器( VCOD ) 。该VCOD允许压控振荡器
以更高的速度比所需的输出操作
时钟。
注意:
在正常,锁定操作VCOD有
上的输出时钟的速度没有影响,只对
VCO频率。
该VCOD的输出是全速输出
频率上看到的CLK 。这个时钟被送到
通过12位内部反馈分频器( FD ) 。该
反馈分频器控制多少个时钟都见过
在输入的参考的每一个周期。
该相位频率检测器(PFD ),那么比较
反馈到输入,并控制所述过滤器电压
通过启用和禁用电荷泵。该
电荷泵具有可编程电流驱动和意志
源和吸收电流适当,以保持
MDS 1527摹
2
输入和HSYNC_OUT输出对齐。
输入HSYNC和VSYNC可以由被调节
高性能施密特触发器被激化
上升/下降沿。
该HSYNC_OUT和VSYNC_OUT信号对齐
经由一组触发器的输出时钟(CLK) 。
1.2输出驱动器和逻辑输入
该ICS1527采用低电压TTL ( LVTTL )输入和
LVCMOS输出,工作在3.3 V电源
电压。该LVTTL输入为5 V电压。
该LVCMOS驱动阻性或终止
传输线。
1.3自动上电复位检测
该ICS1527具有自动上电复位检测
( POR )电路,并自行复位电路,电源电压
下降到低于阈值。无需外部连接
到复位信号是必需的。
修订版110905
在TE磨碎的电路系统, 525种族STRE等,萨圣何塞,加利福尼亚州95 126 ,电话:( 408 ) 29 7-120 1
W W瓦特I C S T 。 C 0米
ICS1527数据表
第一章概述
1.4 I
2
C总线串行接口
该ICS1527使用5V兼容行业标准
I
2
C总线串行接口,运行在任低速
(100千赫)或高速( 400千赫) 。该接口使用
用于控制和状态12字地址: 1
只写的, 8个读/写,以及三个只读
地址。
两个ICS1527设备可以在同我坐
2
C总线,
每个由主选择按状态
在I2CADR引脚。 7位器件地址为0100110
(二进制)时I2CADR低。该设备地址是
0100111 (二进制)时I2CADR高。看
第4节,
“编程”
MDS1527摹
3
修订版110905
在TE磨碎的电路系统, 525种族STRE等,萨圣何塞,加利福尼亚州95 126 ,电话:( 408 ) 29 7-120 1
W W瓦特I C S T 。 C 0米
ICS1527数据表
第2引脚说明
第2节
引脚说明
TYPE
动力
IN / OUT
IN
IN
IN
IN
动力
动力
IN
LVCMOS
OUT
LVCMOS
OUT
LVCMOS
OUT
动力
LVCMOS
OUT
动力
动力
描述
数字地
串行数据
串行时钟
垂直同步
外部反馈
水平同步
模拟电源
模拟地
I
2
I2C器件地址
LOCK
HSYNC输出
像素时钟输出
输出驱动器电源
VSYNC输出
输出驱动器地
数字电源
从外部分压器
时钟输入到PLL
电源模拟电路
地面模拟电路
芯片的I
2
C类地址选择
PLL锁定
施密特触发器滤波HSYNC
重新与输出像素时钟
LVCMOS驱动器全速时钟
功率输出驱动器
施密特触发器滤波VSYNC
重新与输出像素时钟
接地输出驱动器
电源的数字部分
I
2
C总线
I
2
C总线
1
1
1&2
1&2
1&2
评论
笔记
表2-1
ICS1527
引脚说明
引脚号引脚名称
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
VSSD
SDA
SCL
VSYNC
EXTFB
HSYNC
VDDA
VSSA
I2CADR
LOCK
HSYNC_OUT
CLK
VDDQ
VSYNC_OUT
VSSQ
VDDD
注: 1.这些LVTTL输入为5 V电压。
2.如果连接未使用的接地。
MDS 1527摹
4
修订版110905
在TE磨碎的电路系统, 525种族STRE等,萨圣何塞,加利福尼亚州95 126 ,电话:( 408 ) 29 7-120 1
W W瓦特I C S T 。 C 0米
ICS1527数据表
第3寄存器映射汇总
第3节
字
地址
00h
寄存器映射汇总
RESET
价值
1
0
名字
输入
控制
ACCESS
读/写
位名称
CPEN
VSYNC_Pol
位#
0
1
描述
电荷泵启用
0 =外部通过VSYNC , 1 =启用始终启用
垂直同步极性(电荷泵使能)
需要00H : 0 = 0
0 =海岸(充电泵禁用),而VSYNC低,
1 =海岸(充电泵禁用),而VSYNC高
HSYNC极性
0 =上升沿, 1 =下降沿
外部反馈极性
0 =正边沿, 1 =负边沿
外部反馈选择
0 =内部反馈, 1 =外部
版权所有
启用PLL锁定状态输出
0 =禁用, 1 =启用
版权所有
HSYNC_Pol
FBK_POL
FBK_SEL
版权所有
EnPLS
版权所有
2
3
4
5
6
7
0
0
0
0
1
0
01h
环
控制
*
读/写
ICP0-2
0-2
ICP (电荷泵电流)
2,1,0位= { 000 = 1
A,
001 = 2
A,
010 = 4
A...
110 = 64
A,
111 =
128
A}.
提高功率因数检测器增益,使环路响应
更快,提高了环路带宽。当使用典型值
内部环路滤波器是011 。
版权所有
VCO分频器
位5,4 = { = 00 ÷ 2 = 01 ÷ 4 = 10 ÷ 8 = 11 ÷ 16 }
版权所有
版权所有
VCOD0-1
版权所有
3
4-5
6-7
02h
器反馈股利
0
*
读/写
FBD0-7
0-7
反馈分频器的LSB ( 0-7位)
03h
器反馈股利
1
*
读/写
FBD8-11
0-3
反馈分频器最高位( 8-11位)
分频器设置= 12位字+ 8
最低12 = 000000000100
最大4103 = 111111111111
版权所有
版权所有
4-7
04h
版权所有
版权所有
0-7
0
版权所有
05h
施密特
TRIGGER
*
读/写
施密特
控制
Metal_Rev
0
1-7
1
0
施密特触发器控制
0 =施密特触发器, 1 =无施密特触发
金属掩膜修订号
06h
产量
使
读/写
版权所有
OE
版权所有
0
1
2-7
0
0
0
版权所有
输出使能CLK , HSYNC_OUT , VSYNC_OUT
0 =高阻抗(禁用) , 1 =启用
版权所有
MDS1527摹
5
修订版110905
在TE磨碎的电路系统, 525种族STRE等,萨圣何塞,加利福尼亚州95 126 ,电话:( 408 ) 29 7-120 1
W W瓦特I C S T 。 C 0米