P L I M I N A RY我N· R M在I 0：N
ICS1493-17
时钟合成器的便携式系统
描述
该ICS1493-17是一种低功耗，低抖动时钟
合成器设计用于取代多个晶体和
振荡器在便携式音频/视频系统。该装置
生成一个37 MHz的处理器时钟， 48 MHz的USB
时钟，一个固定22.5792兆赫的音频时钟，一个可选择
24.576 MHz或22.5792 MHz的音频时钟和一个27MHz的
参考时钟用于视频。使用ICS的专有的混合
模拟和数字锁相环（PLL）的
技术，该装置扩展频谱
在37 MHz的输出，降低的峰值幅度的
由最多16个分贝。一输出使能（OE ）引脚降低
而三态输出的所有芯片的功耗。
特点
极低的工作电流（11 mA）的
采用20引脚QFN （无铅）
输入晶体或27MHz的时钟频率
27 MHz的输出频率的参考
37兆赫， 48兆赫固定输出频率和
22.5792 MHz的
无论是22.5792 MHz的可选输出频率
或24.576兆赫
在37 MHz的输出可配置的扩频
1.8 V的工作电压内核
1.8 V或2.5 V的输出电压
先进的低功耗CMOS工艺
框图
VDD
3
PLL1
（价差）
VDDO
2
OE
37M
SCK
SDATA
IIC
控制
逻辑
PLL2
48M
PLL3
22/24M
PLL4
27兆赫
时钟或
晶振输入
X1
水晶
振荡器/
时钟
卜FF器
5
GND
22M
27M
X2
可选调
电容器
MDS 1493年至1417年一
集成电路系统
●
1
5月25日赛街，圣乔本身， CA 9 512 6
●
修订版101005
电话：（ 40 8 ） 2 97-12 01
●
W W瓦特I C ST 。 C 0米
P L I M I N A RY我N· R M在I 0：N
ICS1493-17
时钟合成器的便携式系统
引脚分配
GND
VDD
27M
X1
X2
输出使能表
OE
时钟输出状态
GND
48M
VDDO
OE
VDD
1
16
0
GND
VDD
37M
VDDO
正常工作
高阻
1
注： OE引脚具有内部下拉电阻。
6
11
22/24M
22M
GND
20引脚QFN封装
引脚说明
针
数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
针
名字
GND
48M
VDDO
OE
VDD
22M
GND
SCK
SDATA
GND
22/24M
VDDO
37M
VDD
GND
GND
27M
SDATA
GND
SCK
针
TYPE
动力
产量
动力
输入
动力
产量
动力
输入
输入
动力
产量
动力
产量
动力
动力
动力
产量
连接到地面。
引脚说明
48 MHz的时钟输出。高阻抗状态，当OE = 1 。
输出电压电平。连接到1.8或2.5 V.相同的电压引脚
12.
输出使能引脚。请参见上表。内部下拉电阻。
连接至+1.8 V.
22.5792 MHz时钟输出。内部上拉下来。高阻抗状态
当OE = 1 。
连接到地面。
I
2
C总线时钟引脚。内部上拉电阻。
I
2
C总线数据引脚。内部上拉电阻。
连接到地面。
无论是22.5792M或24.576M的可选的输出时钟。见附表。
内部上拉下来。高阻抗状态。 OE = 1 。
输出电压电平。连接到1.8或2.5 V相同的电压作为销3 。
扩频37 MHz的时钟输出。见附表。内部上拉下来。
高阻抗状态，当OE = 1 。
连接至+1.8 V.
连接到地面。
连接到地面。
27 MHz参考时钟输出。内部上拉下来。高阻抗
状态时， OE = 1 。
2
MDS 1493年至1417年一
集成电路系统
●
修订版101005
●
525镭CE应力状态吨，萨圣何塞， CA 951 26
TE L（ 08 4 ）297 -1201
●
W W瓦特I C S T 。 C 0米
P L I M I N A RY我N· R M在I 0：N
ICS1493-17
时钟合成器的便携式系统
针
数
18
19
20
.
针
名字
VDD
X2
X1
针
TYPE
动力
产量
输入
连接至+1.8 V.
引脚说明
连接27 MHz晶振或浮动的时钟输入。
水晶连接。连接到27 MHz的晶振或时钟输入。
外部元件
去耦电容
对于任何高性能的混合信号IC，该
ICS1493-17必须从系统电源隔离
电源噪声，以达到最佳性能。
0.01μF的去耦电容必须连接
每个VDD与PCB地平面之间。
PCB布局建议
为确保最佳的设备性能和最低的输出
相位噪声，遵循以下原则应该是
观察到。
1） 0.01μF去耦电容应
安装在电路板的元件侧靠近
VDD引脚越好。没有通孔，应使用
之间的去耦电容和VDD引脚。该
PCB走线连接到VDD引脚应尽可能的短
可能的话，也应在PCB走线通过地面。
2）外部晶振应安装就在旁边
该设备具有短的走线。 X1和X2的痕迹
不应该被路由成彼此相邻以最小
空间，相反，他们应该分开并远离
其他痕迹。
3 ）为了减少EMI，在33Ω串联端接电阻
应放置在靠近给时钟输出。
4）优化布局之一，在所有组件
电路板的同一侧，通过其他最大限度地减少通孔
信号层。其他信号走线应
离ICS1493-17 。这包括信号线
只是在器件下方，或在邻近的层
设备所使用的接地平面层。
系列终端电阻
时钟输出走线超过一英寸应该用系列
终止。以系列终止50Ω迹线（一
常用的走线阻抗） ，放置一个33Ω的电阻
串联在时钟线，尽量靠近时钟输出
销越好。时钟的标称阻抗
输出为20Ω 。
I
2
C外部电阻连接
在SCK和SDATA引脚可以连接到任何
1.71 V至2.625 V之间的电压
晶体负载电容
无需外部晶体负载电容是必需的。对
节约分立元件的成本，该ICS1493-17
集成了片上电容来支持与水晶
CL = 10 pF的。它保持杂散电容到是很重要的
最低用很短的PCB走线（无孔）
晶体和器件之间。
MDS 1493年至1417年一
集成电路系统
●
3
525镭CE应力状态吨，萨圣何塞， CA 951 26
●
修订版101005
TE L（ 08 4 ）297 -1201
●
W W瓦特I C S T 。 C 0米
P L I M I N A RY我N· R M在I 0：N
ICS1493-17
时钟合成器的便携式系统
绝对最大额定值
上面讲下面列出的收视率可能会导致该ICS1493-17永久性损坏。这些评价，
这对于ICS商业额定零件标准值，只是应力额定值。功能操作
该设备在这些或以上的任何其他条件的业务部门所标明
规格是不是暗示。暴露在绝对最大额定值条件下长时间可以
影响产品的可靠性。电气参数只能在推荐工作保障
温度范围。
项
电源电压（VDD）
所有的输入
所有输出
储存温度
结温
焊接温度
静电放电（ HBM）的
MSL （湿度敏感等级）
-0.5 V至5 V
等级
-0.5 V至VDD + 0.5 V
-0.5V至+ 2.5V 0.5 V
-65到+ 150°C
125°C
260°C
2000V分钟。
3
推荐工作条件
参数
工作环境温度
电源电压（相对于GND测量）
输出电源电压（相对于GND ）
分钟。
-10
+1.70
+1.71
典型值。
马克斯。
+80
+2.00
+2.625
单位
°C
V
V
DC电气特性
除非另有说明，否则
VDD = 1.8 V -0.1 V / + 0.2 V ， VDDO = 2.5 V± 5 ％ ，
环境温度-10 ° C至+ 80°C
参数
工作电压
电源电流
输入高电压
输入低电压
输出高电压
输出低电压
输入电容，输入端
负载电容， X1和X2
符号
VDD
国际直拨电话
V
IH
V
IL
V
OH
V
OL
C
IN
C
L
条件
无负载， VDDO = 2.5 V
无负载， VDDO = 1.8 V
分钟。
1.7
典型值。
13
11
马克斯。
2.0
16
15
0.3VDD
单位
V
mA
mA
V
V
V
V
pF
pF
0.7VDD
I
OH
= -2毫安
I
OL
= 2毫安
5
无内部负荷
电容
5
0.8VDDO
0.2VDDO
MDS 1493年至1417年一
集成电路系统
●
4
525镭CE应力状态吨，萨圣何塞， CA 951 26
●
修订版101005
TE L（ 08 4 ）297 -1201
●
W W瓦特I C S T 。 C 0米
P L I M I N A RY我N· R M在I 0：N
ICS1493-17
时钟合成器的便携式系统
参数
内部下拉电阻
内部上拉电阻
符号
R
PD
R
Pu
条件
OE ， 48M ， 22M ，
22/24M, 37M, 27M
SCK ， SDATA
分钟。
75
100
典型值。
250
500
马克斯。
单位
k
k
AC电气特性
除非另有说明，否则
VDDO = 2.5 V± 5 ％ ，
环境温度-10 ° C至+ 80°C
参数
输入频率
输出上升时间
输出下降时间
输出阻抗
输出时钟占空比
符号
f
IN
t
OR
t
OF
R
O
条件
20 ％至80％ ，注1
80 ％至20％ ，注1
VO=VDDO/2
VDDO / 2 ， 27兆赫，
注1
VDDO / 2 ，注1
所有输出
分钟。
0.7
0.7
33
40
45
30
典型值。
27
1.5
1.5
46
50
50
0
35
150
MAX 。单位
兆赫
2.2
2.2
68
60
55
40
300
600
800
1.2
ns
ns
%
%
PPM
千赫
ps
ps
ps
ns
ns
ms
ns
ns
ns
频率合成错误
调制速率
短期抖动
长期抖动
长期抖动
长期抖动
长期抖动
开机时间
输出使能时间
输出禁止时间
开关时间
注1 ：测量了500 pF负载。
t
PU
周期到周期
27 MHz时， N = 1000
48 MHz时， N = 1000
22M和22 / 24M ，
n=1000
37 MHz的非扩展，
n=1000
从最小VDD
到输出稳定
1.5
1.5
6
3
50
20
100
22 / 24M ，注2
注2 ：自前一周期结束，开始新的循环。
MDS 1493年至1417年一
集成电路系统
●
5
525镭CE应力状态吨，萨圣何塞， CA 951 26
●
修订版101005
TE L（ 08 4 ）297 -1201
●
W W瓦特I C S T 。 C 0米
P L I M I N A RY我N· R M在I 0：N
ICS1493-17
时钟合成器的便携式系统
描述
该ICS1493-17是一种低功耗，低抖动时钟
合成器设计用于取代多个晶体和
振荡器在便携式音频/视频系统。该装置
生成一个37 MHz的处理器时钟， 48 MHz的USB
时钟，一个固定22.5792兆赫的音频时钟，一个可选择
24.576 MHz或22.5792 MHz的音频时钟和一个27MHz的
参考时钟用于视频。使用ICS的专有的混合
模拟和数字锁相环（PLL）的
技术，该装置扩展频谱
在37 MHz的输出，降低的峰值幅度的
由最多16个分贝。一输出使能（OE ）引脚降低
而三态输出的所有芯片的功耗。
特点
极低的工作电流（11 mA）的
采用20引脚QFN （无铅）
输入晶体或27MHz的时钟频率
27 MHz的输出频率的参考
37兆赫， 48兆赫固定输出频率和
22.5792 MHz的
无论是22.5792 MHz的可选输出频率
或24.576兆赫
在37 MHz的输出可配置的扩频
1.8 V的工作电压内核
1.8 V或2.5 V的输出电压
先进的低功耗CMOS工艺
框图
VDD
3
PLL1
（价差）
VDDO
2
OE
37M
SCK
SDATA
IIC
控制
逻辑
PLL2
48M
PLL3
22/24M
PLL4
27兆赫
时钟或
晶振输入
X1
水晶
振荡器/
时钟
卜FF器
5
GND
22M
27M
X2
可选调
电容器
MDS 1493年至1417年一
集成电路系统
●
1
5月25日赛街，圣乔本身， CA 9 512 6
●
修订版101005
电话：（ 40 8 ） 2 97-12 01
●
W W瓦特I C ST 。 C 0米
P L I M I N A RY我N· R M在I 0：N
ICS1493-17
时钟合成器的便携式系统
引脚分配
GND
VDD
27M
X1
X2
输出使能表
OE
时钟输出状态
GND
48M
VDDO
OE
VDD
1
16
0
GND
VDD
37M
VDDO
正常工作
高阻
1
注： OE引脚具有内部下拉电阻。
6
11
22/24M
22M
GND
20引脚QFN封装
引脚说明
针
数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
针
名字
GND
48M
VDDO
OE
VDD
22M
GND
SCK
SDATA
GND
22/24M
VDDO
37M
VDD
GND
GND
27M
SDATA
GND
SCK
针
TYPE
动力
产量
动力
输入
动力
产量
动力
输入
输入
动力
产量
动力
产量
动力
动力
动力
产量
连接到地面。
引脚说明
48 MHz的时钟输出。高阻抗状态，当OE = 1 。
输出电压电平。连接到1.8或2.5 V.相同的电压引脚
12.
输出使能引脚。请参见上表。内部下拉电阻。
连接至+1.8 V.
22.5792 MHz时钟输出。内部上拉下来。高阻抗状态
当OE = 1 。
连接到地面。
I
2
C总线时钟引脚。内部上拉电阻。
I
2
C总线数据引脚。内部上拉电阻。
连接到地面。
无论是22.5792M或24.576M的可选的输出时钟。见附表。
内部上拉下来。高阻抗状态。 OE = 1 。
输出电压电平。连接到1.8或2.5 V相同的电压作为销3 。
扩频37 MHz的时钟输出。见附表。内部上拉下来。
高阻抗状态，当OE = 1 。
连接至+1.8 V.
连接到地面。
连接到地面。
27 MHz参考时钟输出。内部上拉下来。高阻抗
状态时， OE = 1 。
2
MDS 1493年至1417年一
集成电路系统
●
修订版101005
●
525镭CE应力状态吨，萨圣何塞， CA 951 26
TE L（ 08 4 ）297 -1201
●
W W瓦特I C S T 。 C 0米
P L I M I N A RY我N· R M在I 0：N
ICS1493-17
时钟合成器的便携式系统
针
数
18
19
20
.
针
名字
VDD
X2
X1
针
TYPE
动力
产量
输入
连接至+1.8 V.
引脚说明
连接27 MHz晶振或浮动的时钟输入。
水晶连接。连接到27 MHz的晶振或时钟输入。
外部元件
去耦电容
对于任何高性能的混合信号IC，该
ICS1493-17必须从系统电源隔离
电源噪声，以达到最佳性能。
0.01μF的去耦电容必须连接
每个VDD与PCB地平面之间。
PCB布局建议
为确保最佳的设备性能和最低的输出
相位噪声，遵循以下原则应该是
观察到。
1） 0.01μF去耦电容应
安装在电路板的元件侧靠近
VDD引脚越好。没有通孔，应使用
之间的去耦电容和VDD引脚。该
PCB走线连接到VDD引脚应尽可能的短
可能的话，也应在PCB走线通过地面。
2）外部晶振应安装就在旁边
该设备具有短的走线。 X1和X2的痕迹
不应该被路由成彼此相邻以最小
空间，相反，他们应该分开并远离
其他痕迹。
3 ）为了减少EMI，在33Ω串联端接电阻
应放置在靠近给时钟输出。
4）优化布局之一，在所有组件
电路板的同一侧，通过其他最大限度地减少通孔
信号层。其他信号走线应
离ICS1493-17 。这包括信号线
只是在器件下方，或在邻近的层
设备所使用的接地平面层。
系列终端电阻
时钟输出走线超过一英寸应该用系列
终止。以系列终止50Ω迹线（一
常用的走线阻抗） ，放置一个33Ω的电阻
串联在时钟线，尽量靠近时钟输出
销越好。时钟的标称阻抗
输出为20Ω 。
I
2
C外部电阻连接
在SCK和SDATA引脚可以连接到任何
1.71 V至2.625 V之间的电压
晶体负载电容
无需外部晶体负载电容是必需的。对
节约分立元件的成本，该ICS1493-17
集成了片上电容来支持与水晶
CL = 10 pF的。它保持杂散电容到是很重要的
最低用很短的PCB走线（无孔）
晶体和器件之间。
MDS 1493年至1417年一
集成电路系统
●
3
525镭CE应力状态吨，萨圣何塞， CA 951 26
●
修订版101005
TE L（ 08 4 ）297 -1201
●
W W瓦特I C S T 。 C 0米
P L I M I N A RY我N· R M在I 0：N
ICS1493-17
时钟合成器的便携式系统
绝对最大额定值
上面讲下面列出的收视率可能会导致该ICS1493-17永久性损坏。这些评价，
这对于ICS商业额定零件标准值，只是应力额定值。功能操作
该设备在这些或以上的任何其他条件的业务部门所标明
规格是不是暗示。暴露在绝对最大额定值条件下长时间可以
影响产品的可靠性。电气参数只能在推荐工作保障
温度范围。
项
电源电压（VDD）
所有的输入
所有输出
储存温度
结温
焊接温度
静电放电（ HBM）的
MSL （湿度敏感等级）
-0.5 V至5 V
等级
-0.5 V至VDD + 0.5 V
-0.5V至+ 2.5V 0.5 V
-65到+ 150°C
125°C
260°C
2000V分钟。
3
推荐工作条件
参数
工作环境温度
电源电压（相对于GND测量）
输出电源电压（相对于GND ）
分钟。
-10
+1.70
+1.71
典型值。
马克斯。
+80
+2.00
+2.625
单位
°C
V
V
DC电气特性
除非另有说明，否则
VDD = 1.8 V -0.1 V / + 0.2 V ， VDDO = 2.5 V± 5 ％ ，
环境温度-10 ° C至+ 80°C
参数
工作电压
电源电流
输入高电压
输入低电压
输出高电压
输出低电压
输入电容，输入端
负载电容， X1和X2
符号
VDD
国际直拨电话
V
IH
V
IL
V
OH
V
OL
C
IN
C
L
条件
无负载， VDDO = 2.5 V
无负载， VDDO = 1.8 V
分钟。
1.7
典型值。
13
11
马克斯。
2.0
16
15
0.3VDD
单位
V
mA
mA
V
V
V
V
pF
pF
0.7VDD
I
OH
= -2毫安
I
OL
= 2毫安
5
无内部负荷
电容
5
0.8VDDO
0.2VDDO
MDS 1493年至1417年一
集成电路系统
●
4
525镭CE应力状态吨，萨圣何塞， CA 951 26
●
修订版101005
TE L（ 08 4 ）297 -1201
●
W W瓦特I C S T 。 C 0米
P L I M I N A RY我N· R M在I 0：N
ICS1493-17
时钟合成器的便携式系统
参数
内部下拉电阻
内部上拉电阻
符号
R
PD
R
Pu
条件
OE ， 48M ， 22M ，
22/24M, 37M, 27M
SCK ， SDATA
分钟。
75
100
典型值。
250
500
马克斯。
单位
k
k
AC电气特性
除非另有说明，否则
VDDO = 2.5 V± 5 ％ ，
环境温度-10 ° C至+ 80°C
参数
输入频率
输出上升时间
输出下降时间
输出阻抗
输出时钟占空比
符号
f
IN
t
OR
t
OF
R
O
条件
20 ％至80％ ，注1
80 ％至20％ ，注1
VO=VDDO/2
VDDO / 2 ， 27兆赫，
注1
VDDO / 2 ，注1
所有输出
分钟。
0.7
0.7
33
40
45
30
典型值。
27
1.5
1.5
46
50
50
0
35
150
MAX 。单位
兆赫
2.2
2.2
68
60
55
40
300
600
800
1.2
ns
ns
%
%
PPM
千赫
ps
ps
ps
ns
ns
ms
ns
ns
ns
频率合成错误
调制速率
短期抖动
长期抖动
长期抖动
长期抖动
长期抖动
开机时间
输出使能时间
输出禁止时间
开关时间
注1 ：测量了500 pF负载。
t
PU
周期到周期
27 MHz时， N = 1000
48 MHz时， N = 1000
22M和22 / 24M ，
n=1000
37 MHz的非扩展，
n=1000
从最小VDD
到输出稳定
1.5
1.5
6
3
50
20
100
22 / 24M ，注2
注2 ：自前一周期结束，开始新的循环。
MDS 1493年至1417年一
集成电路系统
●
5
525镭CE应力状态吨，萨圣何塞， CA 951 26
●
修订版101005
TE L（ 08 4 ）297 -1201
●
W W瓦特I C S T 。 C 0米
QQ：2881677436 复制
