IC41C16257/IC41C16257S
IC41LV16257/IC41LV16257S
文档标题
256Kx16位动态RAM具有快速页面模式
修订历史
版本号
0A
历史
最初的草案
草案日期
八月11,2001
备注
所附的说明书是由ICSI提供。集成电路解决方案公司保留更改规格的权利和
产品。 ICSI会回答有关设备的问题。如果您有任何疑问，请联系ICSI办事处。
集成电路解决方案公司
DR021-0A 2001年8月11日
1
IC41C16257/IC41C16257S
IC41LV16257/IC41LV16257S
256K ×16 （ 4兆位）动态RAM
与快速页面模式
特点
描述
该
ICSI
IC41C16257和IC41LV16257是262,144
快速访问和周期时间
×16位的高性能CMOS动态随机存取
TTL兼容的输入和输出
内存。快速页模式允许512随机访问
刷新间隔： 512次/ 8毫秒
访问周期单列短至12毫微秒内
每个16位的字。的字节写入控制的，上部和下部
刷新方式：
RAS -只， CAS先于RAS
字节，使这些器件非常适合用于16位， 32位全
（ CBR ） ，隐藏
数据总线系统。
自刷新模式： 512次/ 64毫秒（ S版
这些特性使得IC41C16257和IC41LV16257
只）
理想地适用于高频段宽度的图形，数字信号
JEDEC标准引脚
处理，高性能计算系统，并
外设应用。
单电源供电：
- 5V ±10 ％ （ IC41C16257 ）
该IC41C16257和IC41LV16257被包装在
40引脚， 400mil SOJ以及TSOP - 2 。
- 3.3V±10 ％ （ IC41LV16257 ）
通过字节写和字节读取操作
关键时序参数
两
CAS
参数
-35
-50
-60机组
可提供40引脚SOJ和TSOP- 2
马克斯。
RAS
访问时间（吨
RAC
)
马克斯。
CAS
访问时间（吨
CAC
)
马克斯。列地址访问时间（t
AA
)
分钟。快速页模式周期时间（t
PC
)
35
10
18
12
60
50
14
25
20
90
60
15
30
25
110
ns
ns
ns
ns
ns
销刀豆网络gurations
40引脚TSOP- 2
40引脚SOJ
分钟。读/写周期时间（T
RC
)
引脚说明
A0-A8
I/O0-I/O15
WE
OE
RAS
UCAS
LCAS
VCC
GND
NC
地址输入
数据输入/输出
写使能
OUTPUT ENABLE
行地址选通
上塔地址
频闪
较低的列地址
频闪
动力
地
无连接
ICSI保留随时更改其产品在任何时候，恕不另行通知，以改进设计和提供最好的产品的权利。我们对任何错误概不负责
它可能出现在本出版物中。 版权所有2000年，集成电路解决方案公司
2
集成电路解决方案公司
DR021-0A 2001年8月11日
IC41C16257/IC41C16257S
IC41LV16257/IC41LV16257S
真值表
功能
待机
阅读：字
阅读：低字节
阅读：高字节
写：字（早期写）
写：低字节（早期写）
写：高字节（早期写）
读 - 写
(1,2)
隐藏刷新
2)
RAS-只
刷新
CBR刷新
(3)
RAS
H
L
L
L
L
L
L
L
阅读L→H → L
写L→H → L
L
→ L
UCAS LCAS
H
H
L
L
L
H
H
L
L
H
L
L
L
H
L
L
L
H
L
L
L
L
H
L
WE
X
H
H
H
L
L
L
→ L
H
L
X
X
OE
X
L
L
L
X
X
X
L-H
L
X
X
X
地址吨
R
/t
C
X
ROW / COL
ROW / COL
ROW / COL
ROW / COL
ROW / COL
ROW / COL
ROW / COL
ROW / COL
ROW / COL
ROW / NA
X
I / O
高-Z
D
OUT
低字节，D
OUT
高字节，高Z
低字节，高Z
高位字节，D
OUT
D
IN
低字节，D
IN
高字节，高Z
低字节，高Z
高位字节，D
IN
D
OUT
, D
IN
D
OUT
D
OUT
高-Z
高-Z
注意事项：
1.这些写入周期也可能是字节写周期（无论是
LCAS
or
UCAS
活性） 。
2.这些读周期也可能是字节读周期（无论是
LCAS
or
UCAS
活性） 。
3.至少一个两个CAS信号必须是活动的（LCAS或
UCAS ） 。
4
集成电路解决方案公司
DR021-0A 2001年8月11日
IC41C16257/IC41C16257S
IC41LV16257/IC41LV16257S
功能说明
该IC41C16257和IC41LV16257是CMOS DRAM的
用于高速带宽，低功率应用进行优化。
在读或写周期，每个位是唯一
通过18位地址寻址。这些输入
9位（ A0 - A8）的时间。行地址被锁存在
行地址选通（RAS）的。列地址被锁存
由列地址选通（CAS） 。
RAS
用来锁存
第9位，
CAS
用于锁存后者9位。
该IC41C16257和IC41LV16257有两个
CAS
控制，
LCAS
和
UCAS 。
该
LCAS
和
UCAS
输入
在内部生成一个
CAS
在相同的信号起作用
的方式与单
CAS
输入上的其他256K ×16
DRAM的。在关键的区别是，每个
CAS
控制其
对应的I / O三态逻辑（结合
OE
和
WE
和
RAS ） 。 LCAS
控制
I / O0 - I / O7和
UCAS
控制I / O8 - I / O15 。
该IC41C16257 / IC41LV16257
CAS
功能确定
由第一
CAS
（ LCAS或
UCAS ）
转换低电平，并且
最后过渡回HIGH 。两
CAS
控制给
IC41C16257两个字节读和字节写周期
的能力。
写周期
写周期是由下降沿启动
CAS
和
WE ，
为准过去。输入数据必须是有效的或
下降沿之前
CAS
or
WE ，
为准过去。
刷新周期
保留数据， 512刷新周期需要在每
8毫秒的时间。有两种方法来刷新存储器：
1.计时每512行地址（ A0通过
A8 ）与
RAS
至少每8毫秒。任何读，写，
读 - 修改 - 写或
RAS-只
周期刷新AD-
穿着一行。
2.使用
CAS先于RAS
刷新周期。
CAS-直至─
RAS
刷新由下降沿激活
RAS ，
而
控股
CAS
低。在
CAS先于RAS
刷新周期，一
内部9位计数器提供的行地址和
外部地址输入将被忽略。
CAS先于RAS
是刷新-only模式，没有数据访问
或设备的选择是允许的。因此，输出保持在
高阻态循环过程中。
存储周期
内存循环是通过将启动
RAS
低，这是
通过返回两个终止
RAS
和
CAS
HIGH 。对
保证器件正常工作和数据完整性的任何
存储器周期，一旦启动，不能结束或中止
最低吨前
RAS
时间已经过期。必须在新的周期
未开始，直到最小的预充电时间t
RP
, t
CP
有
已过。
自刷新周期
(1)
在自刷新允许用户动态刷新，数据
保留模式在64毫秒延长更新周期。即，
每排125微秒使用分布式CBR刷新的时候。该
功能还可以让用户完全静态的，低的选择
断电数据保持方式。可选的自刷新功能
通过执行一个CBR刷新周期和保持启动
RAS
LOW指定吨
RASS
.
在自刷新模式时，通过驱动终止
RAS
对于高
吨的最小时间
RPS
。这个延迟使得对于完成
任何内部刷新周期可能在过程的中
的时间
RAS
低到高的转变。如果DRAM
控制器采用分布式刷新序列，爆刷新
在退出自刷新不是必需的。
然而，如果该DRAM控制器利用
RAS-只
或突发
刷新过程中，所有512行必须在刷新
平均内部刷新率，之前恢复正常
操作。
读周期
读周期由下降沿启动
CAS
or
OE ，
为准过去，一边拿着
WE
HIGH 。列
地址必须持有经t指定的最小时间
AR
.
数据输出变为有效只有当T
RAC
, t
AA
, t
CAC
和T
OE
是
所有的满足。其结果是，在存取时间是依赖于
定时这些参数之间的关系。
POWER- ON
应用在V后
CC
供应的初始暂停
200 μs的需要之后至少8初始化
包含循环周期（任意组合
RAS
信号）。
上电过程中，则建议
RAS
跟踪与V
CC
或在一个有效的V举行
IH
为了避免电流浪涌。
注意：
1.自我刷新是Sversion只。
集成电路解决方案公司
DR021-0A 2001年8月11日
5
QQ：2880707522 复制
