HYS 72Vxx3xxGR - 7.5
PC133 SDRAM注册模块
3.3 V 168针SDRAM注册模块
PC133 128兆字节模块
PC133 256M的模块
PC133 512兆字节模块
PC133 1 GB的模块
168引脚注册8个字节的双列直插式
SDRAM模块的PC和服务器主
内存应用
一个银行16M
×
72 ， 32M X 72和64M
×
72
两张银行128M
×
72组织
非常低的优化ECC应用
输入电容
JEDEC标准同步DRAM
（ SDRAM ）可编程CAS延时，连拍
长度和换行序列（序列&
交错）
单+ 3.3V（ ± 0.3 V ）电源
可编程CAS延迟，突发长度，
和包裹序列（序列&
交错）
自动刷新（ CBR）和自刷新
所有输入和输出都是LVTTL兼容
串行存在检测为E
2
舞会
利用SDRAM的在TSOPII -54封装
与寄存器和PLL 。
卡片尺寸： 133.35毫米
×
43.18 mm
×
3.99/
8.13毫米与金触点垫
（ JEDEC MO- 161 ）
这些模块全部用完全兼容
目前行业标准的PC133
特定网络阳离子
-7.5
f
CK
t
CK
t
AC
性能：
单位
兆赫
ns
ns
时钟频率（最大）@ CL = 3
时钟周期时间（min 。 ） @ CL = 3
时钟存取时间（分钟）
CAS延时= 3
133
7.5
5.4
该HYS 72Vxx3xxGR -7.5均为行业标准的168针8字节双列直插式内存模块
（ DIMM）的组织为16M
×
72 ， 32M X 72 ， 64M
×
72和128M
×
72高速存储阵列
设计有同步DRAM（SDRAM ）的ECC应用。在32M X 72 （ 256Mbyte ）
注册的DIMM模块有两个版本（ 12或13行地址）提供。所有的控制和
地址信号上注册-DIMM的设计采用了PLL电路的时钟
输入。使用一个板上寄存器减小容性负载上的输入信号而被延迟
通过一个循环中到达SDRAM器件。去耦电容安装在PC上
板。在使用的DIMM串行存在检测方案通过串行é实施
2
PROM使用
2针I
2
C协议。第128个字节是由在DIMM的制造商和第二利用
128字节是提供给最终用户。所有英飞凌168针DIMM内存模块提供了一个高性能，
灵活的8字节接口的133.35毫米长的足迹。
数据手册
1
1.00
HYS 72Vxx3xxGR - 7.5
PC133 SDRAM注册模块
订购信息
TYPE
HYS 72V16300GR - 7.5
HYS 72V16301GR - 7.5
HYS 72V32301GR - 7.5
HYS 72V32300GR - 7.5
HYS 72V64300GR - 7.5
合规守则
描述
SDRAM
技术
64兆位
128兆位
128兆位
256兆
256兆
PC133R - 333-542 -B2一家银行128 MB注册。 DIMM
PC133R - 333-542 -B2一家银行128 MB注册。 DIMM
PC133R - 333-542 -B2一家银行256 MB注册。 DIMM
PC133R - 333-542 -AA一家银行256 MB注册。 DIMM
PC133R - 333-542 -B2一家银行512 MB注册。 DIMM
HYS 72V128320GR - 7.5 PC133R - 333-542 -B2两家银行1 GB的注册。 DIMM 256兆比特
（叠）
注意：
HYS 72V32301GR - 7.5All
部件号结束与一个地方的代码（未示出） ，指定
死了修订。当前版本向厂家咨询。例如： HYS 64V16300GR - 7.5 -C2 ，
指示Rev.C2模具被用于SDRAM的组件。
引脚定义和功能
A0 - A11 ， A12地址输入（ A12用于
唯一的256Mbit基础模块）
BA0 ， BA1
DQ0 - DQ63
CB0 - CB7
RAS
CAS
WE
CKE0
银行选择
数据输入/输出
校验位
行地址选通
列地址选通
读/写输入
时钟使能
DQMB0 - DQMB7数据面膜
CS0 - CS3
雷杰
芯片选择
注册启用
电源（ + 3.3V）
地
时钟设备检测
串行数据输出
无连接
–
V
DD
V
SS
SCL
SDA
北卡罗来纳州
–
CLK0 - CLK3时钟输入
地址格式
组织密度SDRAM的内存
银行
128 MB 16M
×
72
128 MB 16M
×
72
256 MB 32M X 72
256 MB 32M X 72
512 MB 64M
×
72
1 GB
128M
×
72
1
1
1
1
1
2
16M
×
4
16M ×8
32M ×4
32M ×8
64M
×
4
64M
×
4
排名第
＃行/银行/刷新周期间隔
SDRAM的柱位
18
9
18
9
18
36
12/2/10
12/2/10
12/2/11
13/2/10
13/2/11
13/2/11
4k
4k
4k
8k
8k
8k
64毫秒15.6
s
64毫秒15.6
s
64毫秒15.6
s
64毫秒7.8
s
64毫秒7.8
s
64毫秒7.8
s
数据手册
2
1.00
HYS 72Vxx3xxGR - 7.5
PC133 SDRAM注册模块
RCS0
RDQMB0
DQ0-DQ3
DQM
CS
DQ0-DQ3
D0
DQM
CS
DQ0-DQ3
D1
DQM
DQ0-DQ3
D2
DQ12-DQ15
CS
DQM
DQ0-DQ3
D3
DQM
CS
DQ0-DQ3
D16
RDQMB4
DQ32-DQ35
DQM
CS
DQ0-DQ3
D8
DQM
CS
DQ0-DQ3
D9
DQM
CS
DQ0-DQ3
D10
CS
DQM
DQ0-DQ3
D11
DQM
CS
DQ0-DQ3
D17
DQ4-DQ7
RDQMB1
DQ8-DQ11
DQ36-DQ39
RDQMB5
DQ40-DQ43
DQ44-DQ47
CB0-CB3
RCS2
RDQMB2
DQ16-DQ19
CB4-CB7
RDQMB6
DQM
CS
DQ0-DQ3
D4
CS
DQM
DQ0-DQ3
D5
CS
DQM
DQ0-DQ3
D6
CS
DQM
DQ0-DQ3
D7
PLL
SDRAM的D0 -D17
CLK1 ， CLK2 ， CLK3
RCS0/RCS2
RDQMB0-7
RBA0 ， RBA1
RA0 - RA11 ， RA12
RRAS
RCAS
RCKE0
RWE
12 pF的
SDRAM的D0 -D17
SDRAM的D0 -D17
SDRAM的D0 -D17
SDRAM的D0 -D17
SDRAM的D0 -D17
SDRAM的D0 -D17
1)
DQ48-DQ51
DQM
CS
DQ0-DQ3
D12
CS
DQM
DQ0-DQ3
D13
CS
DQM
DQ0-DQ3
D14
CS
DQM
DQ0-DQ3
D15
E
2
舞会
（ 256字×8位）
SA0
SA1 SDA
SA2
WP
SCL
DQ20-DQ23
RDQMB3
DQ24-DQ27
DQ52-DQ55
RDQMB7
DQ56-DQ59
DQ28-DQ31
DQ60-DQ63
CLK0
12 pF的
CS0/CS2
DQMB0-7
BA0 ， BA1
A0-A11, A12
RAS
CAS
CKE0
WE
雷杰
10 k
注册
SA0
SA1
SA2
SCL
47 k
V
CC
C
V
SS
D0 - D17 ，注册。 ， DLL
D0 - D17 ，注册。 ， DLL
V
CC
DQ wirding可以不同于描述下
在该图中;然而， DQ / DQB关系
必须保持如图所示
2)
所有的电阻10
除非另有说明
SPB04135
框图：一是银行16M
×
72, 32M
×
72和64M
×
72 SDRAM DIMM模块
HYS72V16300GR ， HYS72V32301GR和HYS 72V64300GR使用X4举办的SDRAM
数据手册
5
1.00
QQ：2880707522 复制
