2007年7月
HYS72T64000HP–[3S/3.7]–A
HYS72T1280x0HP–[3S/3.7]–A
HYS72T256220HP–[3S/3.7]–A
HYS72T256040HP–[3S/3.7]–A
240引脚注册DDR2 SDRAM模组
DDR2 SDRAM
SDRAM RDIMM
符合RoHS
互联网数据表
REV 。 1.02
互联网数据表
HYS72T[64/128/256]xx0HP–[3S/3.7]–A
注册DDR2 SDRAM模组
HYS72T64000HP- [ 3S / 3.7 ] -A ， HYS72T1280x0HP- [ 3S / 3.7 ] -A ， HYS72T256220HP- [ 3S / 3.7 ] -A ， HYS72T256040HP-
[3S/3.7]–A
修订历史： 2007-07 ，牧师1.02
页面
所有
所有
所有
科目（自上次调整的重大变化）
改编网络版
编辑修改
更新奇梦达
上一个版本： 2006-09 ，牧师1.01
上一个版本： 2006-02 ，牧师1.0
我们倾听您的意见
你觉得本文件中的任何信息是错误的，不明确或缺少呢？
您的反馈将帮助我们不断改进本文档的质量。
请将您的建议（包括参照本文档） ：
techdoc@qimonda.com
qag_techdoc_rev400 / 3.2质量保证小组/ 2006-08-07
03292006-08VU-L8WK
2
互联网数据表
HYS72T[64/128/256]xx0HP–[3S/3.7]–A
注册DDR2 SDRAM模组
1
概观
本章给出了1.8 V 240引脚注册DDR2 SDRAM模组与奇偶校验位产品系列和概述
描述了其主要特性。
1.1
特点
自动刷新（ CBR）和自刷新
通过EMRS2设置可编程的自刷新率
通过EMRS2设置可编程部分阵列刷新
通过EMRS2设置DCC使
所有输入和输出SSTL_18兼容
片外驱动器阻抗调整（ OCD）和片上
端接（ ODT ）
串行存在检测为E
2
舞会
RDIMM尺寸（标称）：30毫米高， 133.35毫米
WIDE
基于标准的参考卡的布局原卡“G” ，
为“H” ，“J” ， “N”和“F”的
符合RoHS标准的产品
1)
240针PC2-5300和PC2-4200 DDR2 SDRAM
内存模块。
一个等级64M
×72,
128M
×72,
两行列128M
×72,
256M
×72,
四阶256M
×72
模块组织
和64M
×8,
128M
×4
组织芯片
注册的DIMM内存奇偶校验位地址和控制总线
512 MB ， 1 GB ， 2 GB模块内置有512兆DDR2
SDRAM的在P- TFBGA - 60 chipsize包。
标准双倍数据速率 - 双同步DRAM
（ DDR2 SDRAM ），采用单+ 1.8 V （ ± 0.1 V）电源
供应
比DDR2-400快所有速度等级符合
DDR2-400时序规范。
可编程CAS潜伏期（ 3 ， 4 ， 5 ， 6 ） ，突发长度（ 4
& 8 ）
表1
性能表
产品型号代码的运行速度
DRAM速度等级
模块速度等级
CAS- RCD -RP潜伏期
马克斯。时钟频率
@CL5
@CL4
@CL3
分钟。 RAS -CAS延迟
分钟。行预充电时间
分钟。行活动时间
分钟。行周期时间
–3S
DDR2–667D
PC2–5300
5-5-5
–3.7
DDR2–533C
PC2–4200
4-4-4
266
266
200
15
15
45
60
单位
t
CK
兆赫
兆赫
兆赫
ns
ns
ns
ns
f
CK5
f
CK4
f
CK3
t
RCD
t
RP
t
RAS
t
RC
333
266
200
15
15
45
60
1 ）符合RoHS产品：使用某些有害物质指令（RoHS ）的电气和电子设备中限制的定义
在指令2002/95 /由27理事会，欧洲议会和2003年1月发行的这些物质包括汞EC ，
铅，镉，六价铬，多溴联苯和多溴联苯醚。
牧师1.02 ， 2007-07
03292006-08VU-L8WK
3
互联网数据表
HYS72T[64/128/256]xx0HP–[3S/3.7]–A
注册DDR2 SDRAM模组
1.2
描述
电容性负载到系统总线，但增加了一个周期来
SDRAM的时序。去耦电容安装在
PCB板。该功能的DIMM串行存在检测
基于采用2引脚I2C串行E2PROM器件
协议。前128字节被编程
配置数据和第二128字节可用来
客户。
奇梦达HYS72T [ 64/128/256 ] xx0HP- [ 3S / 3.7 ] -A模块
家庭是注册的DIMM （带奇偶校验）模块30毫米
身高基于DDR2技术。
DIMM是作为ECC模块64M
×
72 （ 512 MB ） ，
128M
×
72 （ 1 GB ） ， 256M X72 （ 2GB）的组织和密度，
用于安装到240针的连接器的插座。
存储器阵列的设计与512兆位双数据 -
速率 - 双（DDR2 ）同步DRAM中。所有的控制和
DIMM使用寄存器上的地址信号被重新驱动
设备和PLL的时钟分配。这将减少
表2
对于符合RoHS的产品订货信息
产品类型
1)
PC2–5300-555
HYS72T64000HP–3S–A
HYS72T128000HP–3S–A
HYS72T128020HP–3S–A
HYS72T256220HP–3S–A
HYS72T256040HP–3S–A
PC2–4200-444
HYS72T64000HP–3.7–A
HYS72T128000HP–3.7–A
HYS72T128020HP–3.7–A
HYS72T256220HP–3.7–A
HYS72T256040HP–3.7–A
512 MB 1Rx8 PC2-4200P - 444-12 -F0
1 GB 1Rx4 PC2-4200P - 444-12 -H0
1 GB 2Rx8 PC2-4200P - 444-12 - G0
2 GB 2Rx4 PC2-4200P - 444-12 -J2
2 GB 4Rx8 PC2-5300P - 555-12 - N0
1 ECC排名
1 ECC排名
2级， ECC
2级， ECC
4行列， ECC
512兆位（ × 8 ）
512兆位（ ×4）的
512兆位（ × 8 ）
512兆位（ ×4）的
512兆位（ × 8 ）
512 MB 1Rx8 PC2-5300P - 555-12 -F0
1 GB 1Rx4 PC2-5300P - 555-12 -H0
1 GB 2Rx8 PC2-5300P - 555-12 - G0
2 GB 2Rx4 PC2-5300P - 555-12 -J2
2 GB 4Rx8 PC2-5300P - 555-12 - N0
1 ECC排名
1 ECC排名
2级， ECC
2级， ECC
4行列， ECC
512兆位（ × 8 ）
512兆位（ ×4）的
512兆位（ × 8 ）
512兆位（ ×4）的
512兆位（ × 8 ）
合规守则
2)
描述
SDRAM
技术
1 ）所有产品类型数量结束与一个地方的代码，指定硅片版本。例如： HYS72T64000HP - 3.7 -A ，说明启
“B”的模具被用于DDR2 SDRAM组件。对于所有的奇梦达DDR2模块和组件的命名看
第6章
此数据的
表。
2 ）合规守则印在模块标签上，并描述了速度等级，如“ PC2-4200R - 444-12 -R0 ”，其中
4200P是指注册DIMM模块（带奇偶校验位）与4.26 GB /秒的带宽模块和“ 444-12 ”，是指列地址
选通（ CAS ）延迟= 4 ，行列延时（ RCD ）的延迟= 4，行预充电（ RP ）延迟= 4采用了最新的JEDEC SPD
1.2版并制作的原始卡“ R”
表3
地址格式表
DIMM
密度
512 MB
1 GB
1 GB
模块
组织
64M
×72
128M
×72
128M
×72
内存
秩
1
1
2
ECC /
非ECC
ECC
ECC
ECC
＃的＃的SDRAM行/行/列
位
9
18
18
14/2/10
14/2/11
14/2/10
生
卡
F
H
G
牧师1.02 ， 2007-07
03292006-08VU-L8WK
4
互联网数据表
HYS72T[64/128/256]xx0HP–[3S/3.7]–A
注册DDR2 SDRAM模组
DIMM
密度
2 GB
2 GB
模块
组织
256M
×72
256M
×72
内存
秩
2
4
ECC /
非ECC
ECC
ECC
＃的＃的SDRAM行/行/列
位
36
36
14/2/11
14/2/10
生
卡
J
N
表4
在模块组件
产品类型
1)
HYS72T64000HP
HYS72T128000HP
HYS72T128020HP
HYS72T256220HP
HYS72T256040HP
DRAM组件
1)2)
HYB18T512800AF
HYB18T512400AF
HYB18T512800AF
HYB18T512400AF
HYB18T512800AF
DRAM密度
512兆位
512兆位
512兆位
512兆位
512兆位
DRAM组织
64M × 8
128M × 4
64M × 8
128M × 4
64M × 8
1 ）绿色产品
2）关于这些模块在DRAM元件的所有功能的详细描述，请参见组件数据表。
牧师1.02 ， 2007-07
03292006-08VU-L8WK
5
QQ：2881677436 复制
