2006年9月
HYS64D32301HU–[5/6]–C
S [ 7 2/64 ] D 643 0 0 H U- [5/ 6] - C
HYS[64/72]D128320HU–[5/6]–C
184针无缓冲双数据速率SDRAM
UDIMM
DDR SDRAM
符合RoHS标准的产品
互联网数据表
修订版1.21
互联网数据表
HYS[64/72]D[16/32/128]3xxHU–[5/6]–C
无缓冲DDR SDRAM模块
HYS64D32301HU- [ 5/6 ] -C ， HYS [六十四分之七十二] D64300HU- [ 5/6 ] -C ， HYS [ 64/72 ] D128320HU- [ 5/6 ] -C
修订历史： 2006-09 ，牧师1.21
页面
所有
14
26
科目（自上次调整的重大变化）
改编网络版
为256MB到32M x16的改变组件配置
改变DDR400
t
RFC
从70 ns至65 ns的
以前的版本：版本1.20 ， 2005-12
以前的版本：版本1.10 ， 2005-05
我们倾听您的意见
你觉得本文件中的任何信息是错误的，不明确或缺少呢？
您的反馈将帮助我们不断改进本文档的质量。
请将您的建议（包括参照本文档） ：
techdoc@qimonda.com
qag_techdoc_rev400 / 3.2质量保证小组/ 2006-08-01
03292006-RA8T-MSZL
2
互联网数据表
HYS[64/72]D[16/32/128]3xxHU–[5/6]–C
无缓冲DDR SDRAM模块
1
概观
本章介绍了184针无缓冲双数据速率SDRAM产品系列的概述，并介绍了其主要
的特点。
1.1
特点
184针无缓冲双数据速率SDRAM （ ECC和非奇偶校验）为PC和工作站主内存的应用
一个等级32M
×64,
64M
×64,
64M
×72
和两个128M的行列
×64
,128M
×72
组织
标准双数据速率同步DRAM （ DDR SDRAM ）单+ 2.5V （ ± 0.2V ）和+ 2.6V （ ± 0.1V ）电源
对于DDR400
内置512兆DDR SDRAM的P- TSOPII - 66-1封装
可编程CAS延迟，突发长度和换行序列（序列&交错）
自动刷新（ CBR）和自刷新
RAS-锁定支T
RAP
=t
RCD
所有输入和输出SSTL_2兼容
串行存在检测为E
2
舞会
标准MO- 206外形尺寸： 133.35毫米
×
31.75 mm
×
4.00毫米最大。
对原卡的标准参考设计： A，B和C
镀金触点
RoHS标准的产品
1)
表1
性能
产品型号代码的运行速度
速度等级
马克斯。时钟频率
部件
模块
@CL3
@CL2.5
@CL2
–5
DDR400B
PC3200–3033
–6
DDR333B
PC2700–2533
166
166
133
单位
—
—
兆赫
兆赫
兆赫
f
CK3
f
CK2.5
f
CK2
200
166
133
1 ）符合RoHS产品：使用某些有害物质指令（RoHS ）的电气和电子设备中限制的定义
在指令2002/95 /由27理事会，欧洲议会和2003年1月发行的这些物质包括汞EC ，
铅，镉，六价铬，多溴联苯和多溴联苯醚。
牧师1.21 ， 2006-09
03292006-RA8T-MSZL
3
互联网数据表
HYS[64/72]D[16/32/128]3xxHU–[5/6]–C
无缓冲DDR SDRAM模块
1.2
描述
设计采用的512M双数据速率同步
DRAM的。各种去耦电容的安装在
印刷电路板。该功能的DIMM串行存在
检测（ SPD）基于串行é
2
使用2- PROM设备
引脚I2C协议。前128字节被编程
配置数据和第二128字节可用来
客户
该HYS64D32301HU- [ 5/6 ] -C ， HYS [ 64分之72 ] D64300HU-
[ 5/6 ] -C ， HYS [ 64/72 ] D128320HU- [ 5/6 ] -C ，并且是行业
标准
184针无缓冲双
数据速率SDRAM （ UDIMM ）
有组织的
as
32M
×
64 （ 256 MB ） ， 64M
×
64 （ 512 MB ） ， 128M
×
64 （ 1 GB ）
非奇偶校验和64M
×
72 （ 512 MB ） ， 128M
×
72 （ 1 GB ）的
ECC主内存的应用程序。存储器阵列是
表2
对于无铅产品订购信息（ RoHSCompliant产品）
产品类型
1)
PC3200 （ CL = 3.0 ）
HYS64D32301HU–5–C
HYS64D64300HU–5–C
HYS72D64300HU–5–C
HYS64D128320HU–5–C
HYS72D128320HU–5–C
PC2700 （CL = 2.5）
HYS64D32301HU–6–C
HYS64D64300HU–6–C
HYS72D64300HU–6–C
HYS64D128320HU–6–C
HYS72D128320HU–6–C
PC2700U–25331–C3
PC2700U–25331–A1
PC2700U–25331–A1
PC2700U–25331–B2
PC2700U–25331–B2
一个等级256 MB DIMM
一个等级512 MB DIMM
一个等级512 MB ECC -DIMM
两个职级1 GB DIMM
两个职级1 GB ECC -DIMM
512兆位（ × 16 ）
512兆位（ × 8 ）
512兆位（ × 8 ）
512兆位（ × 8 ）
512兆位（ × 8 ）
PC3200U–30331–C3
PC3200U–30331–A1
PC3200U–30331–A1
PC3200U–30331–B2
PC3200U–30331–B2
一个等级256 MB DIMM
一个等级512 MB DIMM
一个等级512 MB ECC -DIMM
两个职级1 GB DIMM
两个职级1 GB ECC -DIMM
512兆位（ × 16 ）
512兆位（ × 8 ）
512兆位（ × 8 ）
512兆位（ × 8 ）
512兆位（ × 8 ）
合规守则
2)
描述
SDRAM技术
1 ）所有的产品类型与结束的地方代码指定的硅芯片版本。可应要求提供参考信息。例如：
HYS64D128320HU -5-C ，表示Rev.C模具被用于SDRAM的组件。
2）符合代码打印在所述模块的标签和描述了速度的排序（例如，“ PC3200 ” ），则等待时间（例如
“ 30330 ”是指中国科学院3.0时钟延迟，行，列延时（ RCD ）的3个时钟周期的延迟和行的3个时钟预充电延迟） ， JEDEC
SPD定义代码版本0和原卡用于此模块。
牧师1.21 ， 2006-09
03292006-RA8T-MSZL
4
互联网数据表
HYS[64/72]D[16/32/128]3xxHU–[5/6]–C
无缓冲DDR SDRAM模块
2
引脚配置
和
表5
分别。管脚号在描绘
图1 。
在无缓冲DDR SDRAM DIMM的引脚配置
在被列出的功能
表3
（ 184针） 。缩写
列引脚和缓冲器类型用于解释
表4
表3
UDIMM的引脚配置
针＃
名字
针
TYPE
I
NC
I
I
I
NC
I
I
I
I
NC
I
I
NC
I
I
I
I
I
卜FF器
TYPE
SSTL
–
SSTL
SSTL
SSTL
–
SSTL
SSTL
SSTL
SSTL
–
SSTL
SSTL
–
SSTL
SSTL
SSTL
SSTL
SSTL
时钟使能等级0
时钟使能等级1
注： 2级模块
注： 1级模块
片选等级0
片选等级1
注： 2级模块
注： 1级模块
行地址选通
列地址选通
写使能
银行地址总线2 ： 0
补充时钟信号2 ： 0
功能
时钟信号
137
16
76
138
17
75
21
111
CK0
NC
CK1
CK2
CK0
NC
CK1
CK2
CKE0
CKE1
NC
控制信号的
157
158
S0
S1
NC
154
65
63
59
52
RAS
CAS
WE
BA0
BA1
时钟信号2 ： 0
地址信号
牧师1.21 ， 2006-09
03292006-RA8T-MSZL
5
QQ：2881677436 复制
