3.3 V 8M
×
72分之64位1银行SDRAM模块
3.3 V 16M
×
72分之64位2行SDRAM模块
168针无缓冲DIMM模块
HYS 64 / 72V8200GU
HYS 64 / 72V16220GU
168 PC100引脚兼容的缓冲8字节双列直插式SDRAM模块
用于PC的主存储器的应用
1银行8M
×
64, 8M
×
72和2个银行16M
×
64, 16M
×
72组织
优化字节写非奇偶校验或ECC应用
JEDEC标准同步DRAM （ SDRAM ）
完全的PC板布局兼容Intel的1.0版模块规格
SDRAM性能
-8
-8B
100
6
-10
66
8
单位
兆赫
ns
f
CK
t
AC
时钟频率（最大）
时钟存取时间
100
6
编程的潜伏期
产品速度
-8
-8B
-10
PC100
PC100
PC66
CL
2
3
2
t
RCD
2
2
2
t
RP
2
3
2
单+ 3.3V（ ± 0.3 V ）电源
可编程CAS延迟，突发长度和换行序列
（顺序&交错）
自动刷新（ CBR）和自刷新
去耦电容安装在基板
所有的输入，输出是LVTTL兼容
串行存在检测为E
2
舞会
采用8M
×
8 SDRAM的在TSOPII -54封装
4096刷新周期每64毫秒
133.35 mm
×
31.75 mm
×
4.00毫米卡的大小与金触点垫
半导体集团
1
1998-08-01
HYS 64 （72） V8200 / 16220GU -8 / -10
SDRAM模块
的HYS 64 （72） 8200和HYS 64 （72） 16220顷工业标准168针8字节的双列直插式
内存模块（DIMM ），该组织为8M
×
64, 8M
×
1银行和16M 72
×
64和
16M
×
两银行72高速存储阵列设计与64M同步DRAM
（ SDRAM芯片）用于非奇偶校验和ECC应用。在使用的DIMM -8 -8B速度排序
在TSOP- 54封装8M 8 SDRAM器件，以满足PC100的要求。该模块使用
-10部件只适合PC66的应用。去耦电容安装在PC上
板。根据Intel的PC SDRAM版本1.0模块规格的PCB板设计。
DIMM安装有一个串行存在检测，具有串行执行é
2
使用PROM两个引脚I
2
C
协议。第128个字节是由该DIMM制造利用与第二128字节是
提供给最终用户。
西门子所有168针的DIMM提供高性能，灵活的133.35毫米8字节接口
长的足迹，用1.25 “ （ 31.75毫米）的高度。
订购信息
TYPE
HYS 64V8200GU - 8
HYS 72V8200GU - 8
HYS 64V16220GU - 8
HYS 72V16220GU - 8
HYS 64V8200GU -8B
订购代码封装
说明
模块
高度
1.25“
1.25“
1.25“
1.25“
1.25“
1.25“
1.25“
1.25“
1.25“
1.25“
PC100-222-620 L- DIM - 168-30 100 MHz的8M
×
64银行1
SDRAM模块
PC100-222-620 L- DIM - 168-30 100 MHz的8M
×
72银行1
SDRAM模块
PC100-222-620 L- DIM - 168-30 100 MHz的16M
×
64 2银行
SDRAM模块
PC100-222-620 L- DIM - 168-30 100 MHz的16M
×
72 2银行
SDRAM模块
PC100-323-620 L- DIM - 168-30 100 MHz的8M
×
64银行1
SDRAM模块
HYS 64V16220GU -8B PC100-323-620 L- DIM - 168-30 100 MHz的16M
×
64 2银行
SDRAM模块
HYS 64V8200GU - 10
HYS 72V8200GU - 10
PC66-222-920
PC66-222-920
L- DIM - 168-30 66 MHz的8M
×
64银行1
SDRAM模块
L- DIM - 168-30 66 MHz的8M
×
72银行1
SDRAM模块
L- DIM - 168-30 66 MHz的16M
×
64 2银行
SDRAM模块
L- DIM - 168-30 66 MHz的16M
×
72 2银行
SDRAM模块
HYS 64V16220GU - 10 PC66-222-920
HYS 72V16220GU - 10 PC66-222-920
半导体集团
2
1998-08-01
HYS 64 （72） V8200 / 16220GU -8 / -10
SDRAM模块
引脚名称
A0 - A11
BA0 ， BA1
DQ0 - DQ63
CB0 - CB7
RAS
CAS
WE
CKE0 ， CKE1
地址输入
银行选择
数据输入/输出
校验位（ × 72
组织只）
行地址选通
列地址选通
读/写输入
时钟使能
CLK0 - CLK3
DQMB0 -
DQMB7
CS0 - CS3
时钟输入
数据屏蔽
芯片选择
电源（ + 3.3伏）
地
时钟设备检测
串行数据输出的设备检测
无连接
V
CC
V
SS
SCL
SDA
北卡罗来纳州
地址格式
产品型号
8M
×
64
8M
×
72
HYS 64V8200GU
HYS 72V8200GU
排
12
12
12
12
列银行
SELECT
9
9
9
9
2
2
2
2
刷新
4k
4k
4k
4k
期
64毫秒
64毫秒
64毫秒
64毫秒
间隔
15.6
s
15.6
s
15.6
s
15.6
s
16M
×
64 HYS 64V16220GU
16M
×
72 HYS 72V16220GU
半导体集团
3
1998-08-01
HYS 64 （72） V8200 / 16220GU -8 / -10
SDRAM模块
引脚配置
针＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
符号
针＃
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
符号
针＃
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
符号
针＃
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
符号
V
SS
DQ0
DQ1
DQ2
DQ3
V
SS
DU
CS2
DQMB2
DQMB3
DU
V
SS
DQ32
DQ33
DQ34
DQ35
V
SS
CKE0
CS3
DQMB6
DQMB7
NC
V
CC
DQ4
DQ5
DQ6
DQ7
DQ8
V
CC
DQ36
DQ37
DQ38
DQ39
DQ40
V
CC
NC
NC
NC （ CB2 ）
NC （ CB3 ）
V
CC
NC
NC
CB6
CB7
V
SS
DQ9
DQ10
DQ11
DQ12
DQ13
V
SS
DQ16
DQ17
DQ18
DQ19
V
SS
DQ41
DQ42
DQ43
DQ44
DQ45
V
SS
DQ48
DQ49
DQ50
DQ51
V
CC
DQ20
NC
DU
CKE1
V
CC
DQ52
NC
DU
NC
V
CC
DQ14
DQ15
NC （ CB0 ）
NC （ CB1 ）
V
CC
DQ46
DQ47
NC （ CB4 ）
NC （ CB5 ）
V
SS
DQ21
DQ22
DQ23
V
SS
DQ53
DQ54
DQ55
V
SS
NC
NC
V
SS
NC
NC
V
CC
WE
DQMB0
DQMB1
CS0
DU
V
SS
DQ24
DQ25
DQ26
DQ27
V
CC
CAS
DQMB4
DQMB5
CS1
RAS
V
SS
DQ56
DQ57
DQ58
DQ59
V
CC
DQ28
DQ29
DQ30
DQ31
V
CC
DQ60
DQ61
DQ62
DQ63
V
SS
A0
A2
A4
A6
A8
A10
BA1
V
SS
A1
A3
A5
A7
A9
BA0
A11
V
SS
CLK2
NC
WP
SDA
SCL
V
SS
CLK3
NC
SA0
SA1
SA2
V
CC
V
CC
CLK0
V
CC
CLK1
NC
V
CC
V
CC
注： Pinnames括号内为X72 ECC版本
半导体集团
4
1998-08-01
HYS 64 （72） V8200 / 16220GU -8 / -10
SDRAM模块
WE
CS0
DQMB0
DQ （ 7 ： 0 ）
CS
WE
DQM
DQ0-DQ7
D0
CS
WE
DQM
DQ0-DQ7
D1
CS
WE
DQM
DQ0-DQ7
D8
DQMB4
DQ （ 39:32 ）
CS
WE
DQM
DQ0-DQ7
D4
CS
WE
DQM
DQ0-DQ7
D5
DQMB1
DQ （ 15 ： 8 ）
DQMB5
DQ （ 47:40 ）
CB（ 7：0 ）
CS2
DQMB2
DQ （ 23:16 ）
CS
WE
DQM
DQ0-DQ7
D2
CS
WE
DQM
DQ0-DQ7
D3
D0-D7, (D8)
D0-D7, (D8)
C0-C15, (C16, C17)
D0-D7, (D8)
D0-D7, (D8)
D0-D7, (D8)
D0-D7, (D8)
DQMB6
DQ （ 55:48 ）
CS
WE
DQM
DQ0-DQ7
D6
CS
WE
DQM
DQ0-DQ7
D7
E
2
PROM （ 256字×8位）
SA0
SA1
SA2
SCL
SA0
SA1
SA2
SCL
SDA
WP
47 k
DQMB3
DQ （ 31:24 ）
DQMB7
DQ （ 63:56 ）
A0 -A11 ， BA0 ， BA1
V
CC
V
SS
RAS
CAS
CKE0
时钟布线
16一M× 64
CLK0
CLK1
CLK2
CLK3
4 SDRAM + 3.3 pF的
终止
4 SDRAM + 3.3 pF的
终止
16一M× 72
5 SDRAM
终止
4 SDRAM + 3.3 pF的
终止
SPB03958
注： D8只在X72 ECC版本中使用。
框图8M
×
64/72 SDRAM DIMM模块（ HYS 64 / 72V8200GU ）
半导体集团
5
1998-08-01
QQ：2880707522 复制
