256Mx72位
低调注册DDR SDRAM DIMM
HYMD525G726A(L)S4M-M/K/H/L
文档标题
256Mx72位低调注册DDR SDRAM DIMM
修订历史
号
0.1
0.2
0.3
最初的草案
Dedfined针脚保护帽。规格。
1 ）更正IDD规格。
2 ）修正了一些错别字
历史
草案日期
2003年1月
2003年12月
2004年4月
备注
这份文件是一个普通的产品说明，如有变更，恕不另行通知。海力士半导体公司不承担任何
负责使用说明电路。没有专利许可。
修订版0.3 / 2004年4月
1
256Mx72位
低调注册DDR SDRAM DIMM
HYMD525G726A(L)S4M-M/K/H/L
描述
海力士HYMD525G726A （L ） S4M -M / K / H / L系列是低调注册184针双数据速率同步DRAM
双列直插式内存模块（DIMM ），该组织为256M X 72高速存储阵列。
海力士HYMD525G726A （L ） S4M -M / K / H / L系列由thirtysix 128M ×4的DDR SDRAM的400mil TSOP II封装
上一个184PIN玻璃环氧基板。力士HYMD525G726A （L）的S4M -M / K / H / L系列提供一种高性能的8字节
接口行业标准5.25"宽度的外形。它适合于方便的交换和加法。
海力士HYMD525G726A （L ） S4M -M / K / H / L系列是专为高达100 / 133MHz的高速，并提供完全同步
异步的操作参考的差分时钟输入的上升沿和下降沿。虽然所有的地址和
控制输入锁存时钟，数据，数据选通脉冲的上升沿和写入数据掩码输入是SAM-
PLED在它的上升沿和下降沿。的数据通路内部流水线和2位预取，以达到非常
高带宽。所有的输入和输出电压值与SSTL_2兼容。高速的频率，可编
BLE延迟和突发长度允许的高性能存储系统的各种设备的操作。
海力士HYMD525G726A （L ） S4M -M / K / H / L系列采用SPD（串行存在检测） 。串行存在检测功能
化是通过串行2048位EEPROM来实现。第128字节的串行数据的PD是由力士编程以
识别DIMM的类型，容量和DIMM的其他信息，且最后128个字节是提供给客户。
特点
2GB （ 256M X 72 ）低调注册DDR DIMM
基于堆叠256Mx4 DDR SDRAM
JEDEC标准的184针双列直插式内存模块
（ DIMM ）
错误检查校正（ ECC ）功能
注册输入一个时钟延迟
锁相回路（PLL ）时钟驱动器，以减少加载
2.5V +/- 0.2V VDD和VDDQ电源
所有输入和输出都与SSTL_2兼容
接口
全差分时钟操作（ CK & / CK ）与
100/133MHz
可编程CAS延时2 / 2.5的支持
可编程的突发长度2 /4/8既
顺序和交错模式
tRAS的锁定功能的支持
内置4组操作与单脉冲RAS
自动刷新和自刷新支持
8192刷新周期/ 64ms的
订购信息
产品型号
HYMD525G726A(L)S4M-M
HYMD525G726A(L)S4M-K
HYMD525G726A(L)S4M-H
HYMD525G726A(L)S4M-L
V
DD
=2.5V
V
DDQ
=2.5V
电源
时钟频率
133MHz的（ * DDR266 2-2-2 ）
133MHz的（ * DDR266A ）
133MHz的（ * DDR266B ）
为100MHz （ DDR200 * ）
接口
外形
SSTL_2
184PIN DIMM注册
5.25 ×1.2 X 0.15英寸
* JEDEC定义的规格标准
这份文件是一个普通的产品说明，如有变更，恕不另行通知。海力士半导体公司不承担任何
负责使用说明电路。没有专利许可。
修订版0.3 / 2004年4月
2
HYMD525G726A(L)S4M-M/K/H/L
引脚说明
针
CK0 ， / CK0
CS0
CKE0
/ RAS ， / CAS ， / WE
A0 ~ A12
BA0 ， BA1
DQ0~DQ63
CB0~CB7
DQS0~DQS17
DM0~DM8
VDD
/ RESET
引脚说明
差分时钟输入
片选输入
时钟使能输入
赞扬设置输入
地址
银行地址
数据输入/输出
数据选通输入/输出
数据选通输入/输出
数据掩码
电源
复位使能
针
VDDQ
VSS
VREF
VDDSPD
SA0~SA2
SCL
SDA
WP
VDDID
DU
NC
FETEN
引脚说明
的DQ电源
地
基准电源
电源的防雷器
E
2
PROM的地址输入
E
2
PROM时钟
E
2
PROM的数据I / O
写保护标志
VDD识别标志
不要使用
无连接
FET启用
引脚分配
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
名字
VREF
DQ0
VSS
DQ1
DQS0
DQ2
VDD
DQ3
NC
/ RESET
VSS
DQ8
DQ9
DQS1
VDDQ
NC(CK1*)
NC(CK1*)
VSS
DQ10
DQ11
CKE0
VDDQ
DQ16
DQ17
DQS2
VSS
A9
DQ18
A7
VDDQ
DQ19
53
54
55
56
57
58
59
60
61
针
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
关键
DQ32
VDDQ
DQ33
DQS4
DQ34
VSS
BA0
DQ35
DQ40
名字
A5
DQ24
VSS
DQ25
DQS3
A4
VDD
DQ26
DQ27
A2
VSS
A1
CB0
CB1
VDD
DQS8
A0
CB2
VSS
CB3
BA1
针
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
名字
VDDQ
/ WE
DQ41
/ CAS
VSS
DQS5
DQ42
DQ43
VDD
NC
DQ48
DQ49
VSS
DU
DU
VDDQ
DQS6
DQ50
DQ51
VSS
VDDID
DQ56
DQ57
VDD
DQS7
DQ58
DQ59
VSS
NU
SDA
SCL
针
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
名字
VSS
DQ4
DQ5
VDDQ
DQS9
DQ6
DQ7
VSS
NC
NC
NC
VDDQ
DQ12
DQ13
DQS10
VDD
DQ14
DQ15
CKE1*
VDDQ
NC(BA2*)
DQ20
A12
VSS
DQ21
A11
DQS11
VDD
DQ22
A8
DQ23
145
146
147
148
149
150
151
152
153
针
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
关键
VSS
DQ36
DQ37
VDD
DQS13
DQ38
DQ39
VSS
DQ44
名字
VSS
A6
DQ28
DQ29
VDDQ
DQS12
A3
DQ30
VSS
DQ31
CB4
CB5
VDDQ
CK0
/CK0
VSS
DQS17
A10
CB6
VDDQ
CB7
针
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
名字
/ RAS
DQ45
VDDQ
/CS0
/CS1*
DM5
VSS
DQ46
DQ47
NC
VDDQ
DQ52
DQ53
A13,FETEN
VDD
DM6
DQ54
DQ55
VDDQ
NC
DQ60
DQ61
VSS
DM7
DQ62
DQ63
VDDQ
SA0
SA1
SA2
VDDSPD
*这些此模块上不使用，而是可以用于在184PIN的DIMM家族其它模块
修订版0.3 / 2004年4月
3
HYMD525G726A(L)S4M-M/K/H/L
功能框图
VSS
/RCS1
/RCS0
DQS0
DQ0
DQ1
DQ2
DQ3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D0
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D1
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D2
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D3
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D4
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D5
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D6
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D7
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D8
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D18
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D19
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D20
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D21
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D22
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D23
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D24
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D25
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D26
I / O 3
串行PD
SCL
WP
A0
SA0
/CS0
/CS1
BA0-BA1
A0-A12
/ RAS
/ CAS
CKE0
CKE1
/ WE
PCK
/ PCK
A1
SA1
A2
SA2
SDA
DQS9
DQ4
DQ5
DQ6
DQ7
DQS / CS DM
I / O 0
I / O 1
I / O 2
D9
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D10
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D11
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D12
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D13
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D14
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D15
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D16
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D17
I / O 3
VDDSPD
VDDQ
VDD
VREF
VSS
DQS / CS DM
I / O 0
I / O 1
I / O 2
D27
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D28
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D29
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D30
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D31
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D32
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D33
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D34
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D35
I / O 3
DQS1
DQS10
DQS2
DQ8
DQ9
DQ10
DQ11
DQS11
DQ12
DQ13
DQ14
DQ15
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQS3
DQ24
DQ25
DQ26
DQ27
DQS12
DQ28
DQ29
DQ30
DQ31
DQS4
DQ32
DQ33
DQ34
DQ35
DQS13
DQ36
DQ37
DQ38
DQ39
DQS5
DQ40
DQ41
DQ42
DQ43
DQS14
DQ44
DQ45
DQ46
DQ47
DQS6
DQ48
DQ49
DQ50
DQ51
DQS15
DQ52
DQ53
DQ54
DQ55
DQS7
DQ56
DQ57
DQ58
DQ59
DQS16
DQ60
DQ61
DQ62
DQ63
DQS8
CB0
CB1
CB2
CB3
DQS17
CB4
CB5
CB6
CB7
.
R
E
G
/ RCS0 --> / CS0 ： SDRAM的D0 -D17
/ RCS1--> / CS1 ： SDRAM的D18 - D35
RBA0 - RBA1--> ： BA0 - BA1 ： SDRAM的D0 - D35
RA0 -R A12 -->A0 - A12 ： SDRAM的D0 - D35
/ RRAS --> / RAS ： SDRAM的D0 - D35
/ RCAS --> / CAS ： SDRAM的D0 - D35
RCKE0 --> CKE ： SDRAM的D0 - D17
RCKE1 --> CKE ： SDRAM的D18 - D35
/ RWE --> / WE ： SDRAM的D0 - D35
/ RESET
CK0 ， / CK0 --------- PLL *
*每个时钟负载表/接线图线
VDDID
表带：见注4
注意事项：
1. DQ到I / O接线可一个字节中的变化
2. DQ / DQS / DM / CKE / CS的关系必须是
保持如图所示。
3. DQ / DQS电阻应为18欧姆。
4. VDDID表带连接（存储设备VDD ， VDDQ ） ;
表带出： （开） ： VDD = VDDQ
表带（ VSS） ： VDD = VDDQ
5.地址和控制电阻应为22欧姆
6.每个片选和CKE一双备用BTW甲板热
增强。
.
.
...
=
.
.
..
= =
.
=
SPD
D0 - D17
D0 - D17
D0 - D17
D0 - D17
修订版0.3 / 2004年4月
4
HYMD525G726A(L)S4M-M/K/H/L
绝对最大额定值
参数
工作温度（环境）
储存温度
任何引脚相对于V电压
SS
在V电压
DD
相对于V
SS
在V电压
DDQ
相对于V
SS
输出短路电流
功耗
焊接温度/时间
T
A
T
英镑
V
IN
, V
OUT
V
DD
V
DDQ
I
OS
P
D
T
SOLDER
符号
0 ~ 70
-55 ~ 125
-0.5 ~ 3.6
-0.5 ~ 3.6
-0.5 ~ 3.6
50
1.0× ＃组件
260 / 10
等级
o
o
单位
C
C
V
V
V
mA
W
o
C /秒
注意：
工作在高于绝对最大额定值可以器件的可靠性产生不利影响
直流工作条件
（ TA = 0 70
o
C，电压参考V
SS
= 0V)
参数
电源电压
电源电压
输入高电压
输入低电压
终止电压
参考电压
V
DD
V
DDQ
V
IH
V
IL
V
TT
V
REF
符号
民
2.3
2.3
V
REF
+ 0.15
-0.3
V
REF
- 0.04
0.49*VDDQ
典型值。
2.5
2.5
-
-
V
REF
0.5*VDDQ
最大
2.7
2.7
V
DDQ
+ 0.3
V
REF
- 0.15
V
REF
+ 0.04
0.51*VDDQ
单位
V
V
V
V
V
V
3
2
1
记
注意：
1. V
DDQ
一定不能超过V的电平
DD
.
2. V
IL
（分钟）是可以接受的-1.5V交流脉冲宽度< 5ns的持续时间。
3. V的值
REF
约等于0.5V
DDQ
.
交流工作条件
（ TA = 0 70
o
C，电压参考V
SS
= 0V)
参数
输入高电平（逻辑1 ）电压， DQ ， DQS和DM信号
输入低电平（逻辑0 ）电压， DQ ， DQS和DM信号
输入差分电压， CK和/ CK投入
输入交叉点电压， CK和/ CK投入
符号
V
IH （AC）的
V
白细胞介素（AC）的
V
的ID （AC）的
V
IX（ AC）
0.7
0.5*V
DDQ
-0.2
民
V
REF
+ 0.31
V
REF
- 0.31
V
DDQ
+ 0.6
0.5*V
DDQ
+0.2
最大
单位
V
V
V
V
1
2
记
注意：
1. VID是CK的输入电平与所述输入上/ CK之间的差的量值。
2. VIX的值预计相当于发送装置0.5 * V DDQ和必须跟踪变化的相同的DC电平。
修订版0.3 / 2004年4月
5
256Mx72位
低调注册DDR SDRAM DIMM
HYMD525G726A(L)S4M-M/K/H/L
文档标题
256Mx72位低调注册DDR SDRAM DIMM
修订历史
号
0.1
0.2
0.3
最初的草案
Dedfined针脚保护帽。规格。
1 ）更正IDD规格。
2 ）修正了一些错别字
历史
草案日期
2003年1月
2003年12月
2004年4月
备注
这份文件是一个普通的产品说明，如有变更，恕不另行通知。海力士半导体公司不承担任何
负责使用说明电路。没有专利许可。
修订版0.3 / 2004年4月
1
256Mx72位
低调注册DDR SDRAM DIMM
HYMD525G726A(L)S4M-M/K/H/L
描述
海力士HYMD525G726A （L ） S4M -M / K / H / L系列是低调注册184针双数据速率同步DRAM
双列直插式内存模块（DIMM ），该组织为256M X 72高速存储阵列。
海力士HYMD525G726A （L ） S4M -M / K / H / L系列由thirtysix 128M ×4的DDR SDRAM的400mil TSOP II封装
上一个184PIN玻璃环氧基板。力士HYMD525G726A （L）的S4M -M / K / H / L系列提供一种高性能的8字节
接口行业标准5.25"宽度的外形。它适合于方便的交换和加法。
海力士HYMD525G726A （L ） S4M -M / K / H / L系列是专为高达100 / 133MHz的高速，并提供完全同步
异步的操作参考的差分时钟输入的上升沿和下降沿。虽然所有的地址和
控制输入锁存时钟，数据，数据选通脉冲的上升沿和写入数据掩码输入是SAM-
PLED在它的上升沿和下降沿。的数据通路内部流水线和2位预取，以达到非常
高带宽。所有的输入和输出电压值与SSTL_2兼容。高速的频率，可编
BLE延迟和突发长度允许的高性能存储系统的各种设备的操作。
海力士HYMD525G726A （L ） S4M -M / K / H / L系列采用SPD（串行存在检测） 。串行存在检测功能
化是通过串行2048位EEPROM来实现。第128字节的串行数据的PD是由力士编程以
识别DIMM的类型，容量和DIMM的其他信息，且最后128个字节是提供给客户。
特点
2GB （ 256M X 72 ）低调注册DDR DIMM
基于堆叠256Mx4 DDR SDRAM
JEDEC标准的184针双列直插式内存模块
（ DIMM ）
错误检查校正（ ECC ）功能
注册输入一个时钟延迟
锁相回路（PLL ）时钟驱动器，以减少加载
2.5V +/- 0.2V VDD和VDDQ电源
所有输入和输出都与SSTL_2兼容
接口
全差分时钟操作（ CK & / CK ）与
100/133MHz
可编程CAS延时2 / 2.5的支持
可编程的突发长度2 /4/8既
顺序和交错模式
tRAS的锁定功能的支持
内置4组操作与单脉冲RAS
自动刷新和自刷新支持
8192刷新周期/ 64ms的
订购信息
产品型号
HYMD525G726A(L)S4M-M
HYMD525G726A(L)S4M-K
HYMD525G726A(L)S4M-H
HYMD525G726A(L)S4M-L
V
DD
=2.5V
V
DDQ
=2.5V
电源
时钟频率
133MHz的（ * DDR266 2-2-2 ）
133MHz的（ * DDR266A ）
133MHz的（ * DDR266B ）
为100MHz （ DDR200 * ）
接口
外形
SSTL_2
184PIN DIMM注册
5.25 ×1.2 X 0.15英寸
* JEDEC定义的规格标准
这份文件是一个普通的产品说明，如有变更，恕不另行通知。海力士半导体公司不承担任何
负责使用说明电路。没有专利许可。
修订版0.3 / 2004年4月
2
HYMD525G726A(L)S4M-M/K/H/L
引脚说明
针
CK0 ， / CK0
CS0
CKE0
/ RAS ， / CAS ， / WE
A0 ~ A12
BA0 ， BA1
DQ0~DQ63
CB0~CB7
DQS0~DQS17
DM0~DM8
VDD
/ RESET
引脚说明
差分时钟输入
片选输入
时钟使能输入
赞扬设置输入
地址
银行地址
数据输入/输出
数据选通输入/输出
数据选通输入/输出
数据掩码
电源
复位使能
针
VDDQ
VSS
VREF
VDDSPD
SA0~SA2
SCL
SDA
WP
VDDID
DU
NC
FETEN
引脚说明
的DQ电源
地
基准电源
电源的防雷器
E
2
PROM的地址输入
E
2
PROM时钟
E
2
PROM的数据I / O
写保护标志
VDD识别标志
不要使用
无连接
FET启用
引脚分配
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
名字
VREF
DQ0
VSS
DQ1
DQS0
DQ2
VDD
DQ3
NC
/ RESET
VSS
DQ8
DQ9
DQS1
VDDQ
NC(CK1*)
NC(CK1*)
VSS
DQ10
DQ11
CKE0
VDDQ
DQ16
DQ17
DQS2
VSS
A9
DQ18
A7
VDDQ
DQ19
53
54
55
56
57
58
59
60
61
针
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
关键
DQ32
VDDQ
DQ33
DQS4
DQ34
VSS
BA0
DQ35
DQ40
名字
A5
DQ24
VSS
DQ25
DQS3
A4
VDD
DQ26
DQ27
A2
VSS
A1
CB0
CB1
VDD
DQS8
A0
CB2
VSS
CB3
BA1
针
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
名字
VDDQ
/ WE
DQ41
/ CAS
VSS
DQS5
DQ42
DQ43
VDD
NC
DQ48
DQ49
VSS
DU
DU
VDDQ
DQS6
DQ50
DQ51
VSS
VDDID
DQ56
DQ57
VDD
DQS7
DQ58
DQ59
VSS
NU
SDA
SCL
针
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
名字
VSS
DQ4
DQ5
VDDQ
DQS9
DQ6
DQ7
VSS
NC
NC
NC
VDDQ
DQ12
DQ13
DQS10
VDD
DQ14
DQ15
CKE1*
VDDQ
NC(BA2*)
DQ20
A12
VSS
DQ21
A11
DQS11
VDD
DQ22
A8
DQ23
145
146
147
148
149
150
151
152
153
针
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
关键
VSS
DQ36
DQ37
VDD
DQS13
DQ38
DQ39
VSS
DQ44
名字
VSS
A6
DQ28
DQ29
VDDQ
DQS12
A3
DQ30
VSS
DQ31
CB4
CB5
VDDQ
CK0
/CK0
VSS
DQS17
A10
CB6
VDDQ
CB7
针
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
名字
/ RAS
DQ45
VDDQ
/CS0
/CS1*
DM5
VSS
DQ46
DQ47
NC
VDDQ
DQ52
DQ53
A13,FETEN
VDD
DM6
DQ54
DQ55
VDDQ
NC
DQ60
DQ61
VSS
DM7
DQ62
DQ63
VDDQ
SA0
SA1
SA2
VDDSPD
*这些此模块上不使用，而是可以用于在184PIN的DIMM家族其它模块
修订版0.3 / 2004年4月
3
HYMD525G726A(L)S4M-M/K/H/L
功能框图
VSS
/RCS1
/RCS0
DQS0
DQ0
DQ1
DQ2
DQ3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D0
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D1
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D2
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D3
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D4
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D5
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D6
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D7
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D8
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D18
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D19
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D20
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D21
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D22
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D23
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D24
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D25
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D26
I / O 3
串行PD
SCL
WP
A0
SA0
/CS0
/CS1
BA0-BA1
A0-A12
/ RAS
/ CAS
CKE0
CKE1
/ WE
PCK
/ PCK
A1
SA1
A2
SA2
SDA
DQS9
DQ4
DQ5
DQ6
DQ7
DQS / CS DM
I / O 0
I / O 1
I / O 2
D9
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D10
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D11
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D12
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D13
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D14
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D15
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D16
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D17
I / O 3
VDDSPD
VDDQ
VDD
VREF
VSS
DQS / CS DM
I / O 0
I / O 1
I / O 2
D27
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D28
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D29
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D30
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D31
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D32
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D33
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D34
I / O 3
DQS / CS DM
I / O 0
I / O 1
I / O 2
D35
I / O 3
DQS1
DQS10
DQS2
DQ8
DQ9
DQ10
DQ11
DQS11
DQ12
DQ13
DQ14
DQ15
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQS3
DQ24
DQ25
DQ26
DQ27
DQS12
DQ28
DQ29
DQ30
DQ31
DQS4
DQ32
DQ33
DQ34
DQ35
DQS13
DQ36
DQ37
DQ38
DQ39
DQS5
DQ40
DQ41
DQ42
DQ43
DQS14
DQ44
DQ45
DQ46
DQ47
DQS6
DQ48
DQ49
DQ50
DQ51
DQS15
DQ52
DQ53
DQ54
DQ55
DQS7
DQ56
DQ57
DQ58
DQ59
DQS16
DQ60
DQ61
DQ62
DQ63
DQS8
CB0
CB1
CB2
CB3
DQS17
CB4
CB5
CB6
CB7
.
R
E
G
/ RCS0 --> / CS0 ： SDRAM的D0 -D17
/ RCS1--> / CS1 ： SDRAM的D18 - D35
RBA0 - RBA1--> ： BA0 - BA1 ： SDRAM的D0 - D35
RA0 -R A12 -->A0 - A12 ： SDRAM的D0 - D35
/ RRAS --> / RAS ： SDRAM的D0 - D35
/ RCAS --> / CAS ： SDRAM的D0 - D35
RCKE0 --> CKE ： SDRAM的D0 - D17
RCKE1 --> CKE ： SDRAM的D18 - D35
/ RWE --> / WE ： SDRAM的D0 - D35
/ RESET
CK0 ， / CK0 --------- PLL *
*每个时钟负载表/接线图线
VDDID
表带：见注4
注意事项：
1. DQ到I / O接线可一个字节中的变化
2. DQ / DQS / DM / CKE / CS的关系必须是
保持如图所示。
3. DQ / DQS电阻应为18欧姆。
4. VDDID表带连接（存储设备VDD ， VDDQ ） ;
表带出： （开） ： VDD = VDDQ
表带（ VSS） ： VDD = VDDQ
5.地址和控制电阻应为22欧姆
6.每个片选和CKE一双备用BTW甲板热
增强。
.
.
...
=
.
.
..
= =
.
=
SPD
D0 - D17
D0 - D17
D0 - D17
D0 - D17
修订版0.3 / 2004年4月
4
HYMD525G726A(L)S4M-M/K/H/L
绝对最大额定值
参数
工作温度（环境）
储存温度
任何引脚相对于V电压
SS
在V电压
DD
相对于V
SS
在V电压
DDQ
相对于V
SS
输出短路电流
功耗
焊接温度/时间
T
A
T
英镑
V
IN
, V
OUT
V
DD
V
DDQ
I
OS
P
D
T
SOLDER
符号
0 ~ 70
-55 ~ 125
-0.5 ~ 3.6
-0.5 ~ 3.6
-0.5 ~ 3.6
50
1.0× ＃组件
260 / 10
等级
o
o
单位
C
C
V
V
V
mA
W
o
C /秒
注意：
工作在高于绝对最大额定值可以器件的可靠性产生不利影响
直流工作条件
（ TA = 0 70
o
C，电压参考V
SS
= 0V)
参数
电源电压
电源电压
输入高电压
输入低电压
终止电压
参考电压
V
DD
V
DDQ
V
IH
V
IL
V
TT
V
REF
符号
民
2.3
2.3
V
REF
+ 0.15
-0.3
V
REF
- 0.04
0.49*VDDQ
典型值。
2.5
2.5
-
-
V
REF
0.5*VDDQ
最大
2.7
2.7
V
DDQ
+ 0.3
V
REF
- 0.15
V
REF
+ 0.04
0.51*VDDQ
单位
V
V
V
V
V
V
3
2
1
记
注意：
1. V
DDQ
一定不能超过V的电平
DD
.
2. V
IL
（分钟）是可以接受的-1.5V交流脉冲宽度< 5ns的持续时间。
3. V的值
REF
约等于0.5V
DDQ
.
交流工作条件
（ TA = 0 70
o
C，电压参考V
SS
= 0V)
参数
输入高电平（逻辑1 ）电压， DQ ， DQS和DM信号
输入低电平（逻辑0 ）电压， DQ ， DQS和DM信号
输入差分电压， CK和/ CK投入
输入交叉点电压， CK和/ CK投入
符号
V
IH （AC）的
V
白细胞介素（AC）的
V
的ID （AC）的
V
IX（ AC）
0.7
0.5*V
DDQ
-0.2
民
V
REF
+ 0.31
V
REF
- 0.31
V
DDQ
+ 0.6
0.5*V
DDQ
+0.2
最大
单位
V
V
V
V
1
2
记
注意：
1. VID是CK的输入电平与所述输入上/ CK之间的差的量值。
2. VIX的值预计相当于发送装置0.5 * V DDQ和必须跟踪变化的相同的DC电平。
修订版0.3 / 2004年4月
5
QQ：2881677436 复制
