200PIN无缓冲DDR SDRAM的基础上512Mb的B版本SO- DIMM内存模块。 （ FBGA ）
这海力士无缓冲型小外形双列直插式内存模块（ DIMM ）系列包括512兆的B版本。 DDR
在60球FBGA封装的SDRAM上的200PIN玻璃环氧基板。这种现代512MB B版本。基于缓冲SO-
DIMM系列提供了行业标准67.60毫米宽度外形高性能的8字节接口。这是suit-
能够轻松交换和补充。
特点
JEDEC标准的200针小型双列直插式
内存模块（ SO -DIMM ）
两行列128M ×64组织
2.6V
±
0.1V VDD和VDDQ电源供应
DDR400 ， 2.5V
±
0.2V的DDR333及以下
所有输入和输出都与SSTL_2兼容
接口
全差分时钟操作（ CK & / CK ）与
133/166/200MHz
DLL对齐DQ和DQS与CK过渡转型
可编程CAS延时： DDR266 （ 2.5时钟）
DDR333 （ 2.5时钟） ， DDR400 （ 3个时钟）
可编程的突发长度2 /4/8既
顺序和交错模式
数据奏和边沿对齐DQS中心对齐
DQS与数据输入
自动刷新和自刷新支持
8192刷新周期/ 64ms的
串行存在检测（ SPD ）与EEPROM
内置了512MB的DDR SDRAM的60球FBGA封装
年龄
列出的每个配置无铅产品
（符合RoHS ）
地址表
组织队伍
1GB
128M ×64
2
SDRAM的
64MB ×8
排名第
DRAM的
16
＃行/行/列地址
13(A0~A12)/2(BA0,BA1)/
11(A0~A9,A11)
刷新
法
8K / 64ms的
性能范围
型号尾缀
速度斌
CL - tRCD-激进党
CL=3
最大时钟
频率
CL=2.5
CL=2
-D43
1
DDR400B
3-3-3
200
166
133
-J
DDR333
2.5-3-3
-
166
133
-H
DDR266B
2.5-3-3
-
133
133
注意：
1. 2.6V
±
0.1V VDD和VDDQ电源的DDR400和2.5V
±
0.2V的DDR333及以下
牧师/月1.1 。 2005年
1
这份文件是一个普通的产品说明，如有变更，恕不另行通知。海力士半导体公司不承担任何
负责使用说明电路。没有专利许可。
200PIN无缓冲DDR SDRAM
订购信息
产品型号
HYMD512M646B[L]F8-D43/J/H
HYMD512M646B[L]FP8-D43/J/H
密度
1GB
1GB
组织
128M ×8
128M ×8
排名第
DRAM的
16
16
材料
正常
LEAD -FREE
1
DIMM尺寸
67.60 X 31.75 X 3.8 [毫米
3
]
↑
注意：
1. “无铅”产品含有按重量计铅小于0.1％ ，满足RoHS指令 - 请联系海力士的产品可用性。
*这些产品均采用HY5DU124 （ 8,16） 22B [L] F [ P]海力士DDR SDRAM组件
牧师/月1.1 。 2005年
2
200PIN无缓冲DDR SDRAM
引脚说明
针
CK0 2 / CK0 2
/ CS0 ， / CS1
CKE0 ， CKE1
/ RAS ， / CAS ， / WE
A0 ~ A13
A10/AP
BA0 ， BA1
DQ0~DQ63
CB0~CB7
DQS0~DQS8
DM0~8
引脚说明
差分时钟输入
片选输入
时钟使能输入
赞扬设置输入
地址输入
地址输入/ Autoprecharge
银行地址
数据输入/输出
数据校验位
数据选通信号
数据的面具
针
VDD
VSS
VREF
VDDSPD
VDDID
SA0~SA2
SCL
SDA
DU
NC
TEST
引脚说明
电源的核心和I / O
地
输入/输出参考
电源的防雷器
VDD和VDDQ电平检测
SPD地址输入
SPD时钟输入
SPD数据输入/输出
不要使用
无连接
保留测试设备的使用
引脚分配
针
1
3
5
7
9
11
13
15
17
19
21
23
25
27
29
31
33
35
37
39
41
43
45
47
49
名字
VREF
VSS
DQ0
DQ1
VDD
DQS0
DQ2
VSS
DQ3
DQ8
VDD
DQ9
DQS1
VSS
DQ10
DQ11
VDD
CK0
/CK0
VSS
DQ16
DQ17
VDD
DQS2
DQ18
针
2
4
6
8
10
12
14
16
18
20
22
24
26
28
30
32
34
36
38
40
42
44
46
48
50
名字
VREF
VSS
DQ4
DQ5
VDD
DM0
DQ6
VSS
DQ7
DQ12
VDD
DQ13
DM1
VSS
DQ14
DQ15
VDD
VDD
VSS
VSS
DQ20
DQ21
VDD
DM2
DQ22
针
51
53
55
57
59
61
63
65
67
69
71
73
75
77
79
81
83
85
87
89
91
93
95
97
99
名字
VSS
DQ19
DQ24
VDD
DQ25
DQS3
VSS
DQ26
DQ27
VDD
CB0
CB1
VSS
DQS8
CB2
VDD
CB3
DU
VSS
CK2
/CK2
VDD
CKE1
DU
A12
针
52
54
56
58
60
62
64
66
68
70
72
74
76
78
80
82
84
86
88
90
92
94
96
98
100
名字
VSS
DQ23
DQ28
VDD
DQ29
DM3
VSS
DQ30
DQ31
VDD
CB4
CB5
VSS
DM8
CB6
VDD
CB7
DU
VSS
VSS
VDD
VDD
CKE0
DU
A11
针
101
103
105
107
109
111
113
115
117
119
121
123
125
127
129
131
133
135
137
139
141
143
145
147
149
名字
A9
VSS
A7
A5
A3
A1
VDD
A10,AP
BA0
/ WE
/CS0
NC,A13
VSS
DQ32
DQ33
VDD
DQS4
DQ34
VSS
DQ35
DQ40
VDD
DQ41
DQS5
VSS
针
102
104
106
108
110
112
114
116
118
120
122
124
126
128
130
132
134
136
138
140
142
144
146
148
150
名字
A8
VSS
A6
A4
A2
A0
VDD
BA1
/ RAS
/ CAS
/CS1
DU
VSS
DQ36
DQ37
VDD
DM4
DQ38
VSS
DQ39
DQ44
VDD
DQ45
DM5
VSS
针
151
153
155
157
159
161
163
165
167
169
171
173
175
177
179
181
183
185
187
189
191
193
195
197
199
名字
DQ42
DQ43
VDD
VDD
VSS
VSS
DQ48
DQ49
VDD
DQS6
DQ50
VSS
DQ51
DQ56
VDD
DQ57
DQS7
VSS
DQ58
DQ59
VDD
SDA
SCL
VDDSPD
VDDID
针
152
154
156
158
160
162
164
166
168
170
172
174
176
178
180
182
184
186
188
190
192
194
196
198
200
名字
DQ46
DQ47
VDD
/CK1
CK1
VSS
DQ52
DQ53
VDD
DM6
DQ54
VSS
DQ55
DQ60
VDD
DQ61
DM7
VSS
DQ62
DQ63
VDD
SA0
SA1
SA2
NC ，测试
注意：
1.销71 ， 72 ，73， 74,77,78,79 ， 80 ， 83 ，84被保留用于该模块的X72变体和没有在64版本中使用。
2.引脚86保留用于该模块的注册变体和未在非缓冲的版本中使用。
3.脚89 ，91被保留用于X72模块或注册的模块，而不是在无缓冲的版本中使用。
4.引脚95和122不被用于单个等级的模块。
5.引脚123为“ NC”的256MB ， 512MB ，和1GB或“ A13 ”的2GB模块。
牧师/月1.1 。 2005年
3
200PIN无缓冲DDR SDRAM
功能框图
1GB内存， 128M ×64无缓冲SO -DIMM ： HYMD512M646B [L] F [ P] 8
/CS1
/CS0
DQS0
DM0
DQS4
DM4
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQS1
DM1
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
DM
I/O0
I/O1
I/O2
/ CS
的DQ
D0
I/O3
I/O4
I/O5
I/O6
I/O7
D8
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQS5
DM5
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
D4
D1
D12
2
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQS2
DM2
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
D1
D9
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQS6
DM6
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
D5
D13
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
D2
D10
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQS7
DM7
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
D6
D14
DQS3
DM3
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
BA0-BA1
A0-A12
CKE1
/ RAS
/ CAS
CKE0
/ WE
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
D3
D11
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
D7
D15
BA0 - BA1 ： SDRAM的D0 -D15
A0 - A12 ： SDRAM的D0 -D15
CKE ： SDRAM的D8 -D15
/ RAS ： SDRAM的D0 -D15
/ CAS ： SDRAM的D0 -D15
CKE ： SDRAM的D0 - D7
/ WE ： SDRAM的D0 -D15
VDD SPD
SPD
DO-D15
DO-D15
DO-D15
表带：见注4
串行PD
SCL
WP
A0
SDA
A1
A2
VDD / VDDQ
VREF
VSS
VDDID
SA0 SA1 SA2
注意：
1. DQ到I / O接线被示为推荐，但也可以改变。
2. DQ / DQS / DM / CKE / S的关系必须保持，如图所示。
3. DQ ， DQS ， DM / DQS电阻： 22欧姆± 5 ％ 。
4. VDDID表带连接（存储设备VDD ， VDDQ ） ：
表带OUT （ OPEN ） ： VDD = VDDQ
表带（ VSS ） ： VDD
≠
VDDQ
CK0
/CK0
CK1
/CK1
CK2
/CK2
8载荷
8载荷
0负载
牧师/月1.1 。 2005年
4
200PIN无缓冲DDR SDRAM
绝对最大额定值
1
参数
工作温度（环境）
储存温度
在V电压
DD
相对于V
SS
在V电压
DDQ
相对于V
SS
在相对于Vss的输入电压
在我的电压/ O引脚realtive到Vss
输出短路电流
焊接温度
时间
符号
T
A
T
英镑
V
DD
V
DDQ
V
输入
V
IO
IOS
T
SOLDER
等级
0 ~ 70
-55 ~ 150
-1.0 ~ 3.6
-1.0 ~ 3.6
-1.0 ~ 3.6
-0.5 ~3.6
50
260
10
o
C
单位
o
C
o
C
V
V
V
V
mA
美国证券交易委员会
注意：
1.操作在上述绝对最大额定值可以器件的可靠性产生不利影响
直流工作条件
（ TA = 0 70
o
C，电压参考V
SS
= 0V)
参数
电源电压（ DDR 200 ， 266 ， 333 ）
电源电压（ DDR 400 ）
电源电压（ DDR 200 ， 266 ， 333 ）
电源电压（ DDR 400 ）
输入高电压
输入低电压
终止电压
参考电压
输入的电压电平， CK和CK输入
输入差分电压， CK和CK输入
V-I匹配：上拉下拉流动比率
输入漏电流
输出漏电流
输出高电流
普通强度
（ VDDQ分，分VREF ，分VTT ）
输出驱动器
(V
OUT
→ VTT
±
0.84
）输出低电流
（ VDDQ最小，最大VREF ，最大VTT ）
半强度输出输出高电流
把驱动程序
（ VDDQ分，分VREF ，分VTT ）
(V
OUT
→ VTT
±
0.68)
输出低电流
（ VDDQ最小，最大VREF ，最大VTT ）
符号
V
DD
V
DD
V
DDQ
V
DDQ
V
IH
V
IL
V
TT
V
REF
输入电压（DC）的
VID （DC）的
六， （比）
I
LI
I
LO
IOH
IOL
IOH
IOL
民
2.3
2.5
2.3
2.5
V
REF
+ 0.15
-0.3
V
REF
- 0.04
0.49*VDDQ
-0.3
0.36
0.71
-2
-5
-16.8
16.8
-13.6
13.6
典型值。
2.5
2.6
2.5
2.6
-
-
V
REF
0.5*VDDQ
-
-
-
-
-
-
-
-
-
最大
2.7
2.7
2.7
2.7
V
DDQ
+ 0.3
V
REF
- 0.15
V
REF
+ 0.04
0.51*VDDQ
VDDQ+0.3
VDDQ+0.6
1.4
2
5
-
-
-
-
单位
V
V
V
V
V
V
V
V
V
V
-
uA
uA
mA
mA
mA
mA
5
6
7
8
4
3
2
1
1,2
记
注意：
1. V
DDQ
一定不能超过V的电平
DD
.
2.对于DDR400 ， VDD = 2.6V
±
0.1V ， VDDQ = 2.6V
±
0.1V
3. V
IL
（分钟）是可以接受的-1.5V交流脉冲宽度< 5ns的持续时间。
4. VREF预计是等于0.5 * VDDQ传送设备的，并跟踪变化的相同的DC电平。山顶
在VREF峰值噪声不得超过
±
2 ％的直流值。
5. VID是CK上的输入电平上和/ CK的输入电平之间的差的量值。
6.所述上拉电流的下拉电流的比率被指定为相同的温度和电压，在整个温度
自命电压范围，为设备的漏源电压从0.25V到1.0V 。对于给定的输出，它代表最大differ-
上拉和下拉驱动器由于工艺变化与ENCE 。在最大最小之比的全部变化
上拉和下拉电流将不超过1/7为设备漏极到源极的电压为0.1 1.0。
7. VIN = 0 VDD ，所有其它引脚不VIN = 0V下进行测试。
8.部门宿舍被禁用， VOUT = 0到VDDQ 。
牧师/月1.1 。 2005年
5
QQ：2881677436 复制
