200PIN无缓冲DDR SDRAM的基础上256Mb的版本SO- DIMM内存模块。 （ TSOP ）
这海力士无缓冲型小外形双列直插式内存模块（ DIMM ）系列的256Mb组成的D版本。 DDR
SDRAM芯片中的400密耳的TSOP上200PIN玻璃环氧基板II包。这种现代256MB 版本。基于无缓冲
SO-DIMM系列提供高性能8字节接口中的工业标准67.60毫米宽度的外形。这是
适用于简单的交换和补充。
特点
JEDEC标准的200针小型双列直插式
内存模块（ SO -DIMM ）
两行列32M ×64和一个等级32M ×64 ， 16M X
64组织
2.6V
±
0.1V VDD和VDDQ电源供应
DDR400 ， 2.5V
±
0.2V的DDR333及以下
所有输入和输出都与SSTL_2兼容
接口
全差分时钟操作（ CK & / CK ）与
133/166/200MHz
DLL对齐DQ和DQS与CK过渡转型
可编程CAS延时： DDR266 （ 2 ， 2.5个时钟）
DDR333 （ 2.5时钟） ， DDR400 （ 3个时钟）
可编程的突发长度2 /4/8既
顺序和交错模式
数据奏和边沿对齐DQS中心对齐
DQS与数据输入
自动刷新和自刷新支持
8192刷新周期/ 64ms的
串行存在检测（ SPD ）与EEPROM
内置有256Mb的DDR SDRAM的400万TSOP II
套餐
列出的每个配置无铅产品
（符合RoHS ）
地址表
组织
256MB
256MB
128MB
32M ×64
32M ×64
16M ×64
秩
2
1
1
SDRAM的
16MB ×16
32MB ×8
16MB ×16
排名第
DRAM的
8
8
4
＃行/行/列地址
13(A0~A12)/2(BA0,BA1)/9(A0~A8)
13(A0~A12)/2(BA0,BA1)/10(A0~A9)
13(A0~A12)/2(BA0,BA1)/9(A0~A8)
刷新
法
8K / 64ms的
8K / 64ms的
8K / 64ms的
性能范围
型号尾缀
速度斌
CL - tRCD-激进党
CL=3
最大时钟
频率
CL=2.5
CL=2
-D43
1
DDR400B
3-3-3
200
166
133
-J
DDR333
2.5-3-3
-
166
133
-K
DDR266A
2-3-3
-
133
133
-H
DDR266B
2.5-3-3
-
133
133
单位
-
CK
兆赫
兆赫
兆赫
注意：
1. 2.6V +/- 0.1V VDD和VDDQ电源的DDR400和2.5V +/- 0.2V的DDR333及以下
牧师/月1.1 。 2005年
1
这份文件是一个普通的产品说明，如有变更，恕不另行通知。海力士半导体公司不承担任何
负责使用说明电路。没有专利许可。
11
200PIN无缓冲DDR SDRAM SO- DIMM内存模块
订购信息
产品型号
HYMD216M646D[L]6-D43/J/K/H
HYMD216M646D[L]P6-D43/J/K/H
HYMD232M646D[L]8-D43/J/K/H
HYMD232M646D[L]P8-D43/J/K/H
HYMD232M646D[L]6-D43/J/K/H
HYMD232M646D[L]P6-D43/J/K/H
密度
128MB
128MB
256MB
256MB
256MB
256MB
组织队伍
16M ×64
16M ×64
32M ×64
32M ×64
32M ×64
32M ×64
1
1
1
1
2
2
排名第
DRAM的
4
4
8
8
8
8
材料
正常
LEAD -FREE
1
正常
LEAD -FREE
1
正常
LEAD -FREE
1
DIMM尺寸
67.60 X 31.75 X 3.8 [毫米
3
]
↑
↑
↑
↑
↑
注意：
1. “无铅”产品含有按重量计铅小于0.1％ ，满足RoHS指令 - 请联系海力士的产品可用性。
*这些产品均采用HY5DU564 （ 8,16） 22DT [L] [P]海力士DDR SDRAM组件。
牧师/月1.1 。 2005年
2
11
200PIN无缓冲DDR SDRAM SO- DIMM内存模块
引脚说明
针
CK0 2 / CK0 2
/ CS0 ， / CS1
CKE0 ， CKE1
/ RAS ， / CAS ， / WE
A0 ~ A13
A10/AP
BA0 ， BA1
DQ0~DQ63
CB0~CB7
DQS0~DQS8
DM0~8
引脚说明
差分时钟输入
片选输入
时钟使能输入
赞扬设置输入
地址输入
地址输入/ Autoprecharge
银行地址
数据输入/输出
数据校验位
数据选通信号
数据的面具
针
VDD
VSS
VREF
VDDSPD
VDDID
SA0~SA2
SCL
SDA
DU
NC
TEST
引脚说明
电源的核心和I / O
地
输入/输出参考
电源的防雷器
VDD和VDDQ电平检测
SPD地址输入
SPD时钟输入
SPD数据输入/输出
不要使用
无连接
保留测试设备的使用
引脚分配
针
1
3
5
7
9
11
13
15
17
19
21
23
25
27
29
31
33
35
37
39
41
43
45
47
49
名字
VREF
VSS
DQ0
DQ1
VDD
DQS0
DQ2
VSS
DQ3
DQ8
VDD
DQ9
DQS1
VSS
DQ10
DQ11
VDD
CK0
/CK0
VSS
DQ16
DQ17
VDD
DQS2
DQ18
针
2
4
6
8
10
12
14
16
18
20
22
24
26
28
30
32
34
36
38
40
42
44
46
48
50
名字
VREF
VSS
DQ4
DQ5
VDD
DM0
DQ6
VSS
DQ7
DQ12
VDD
DQ13
DM1
VSS
DQ14
DQ15
VDD
VDD
VSS
VSS
DQ20
DQ21
VDD
DM2
DQ22
针
51
53
55
57
59
61
63
65
67
69
71
73
75
77
79
81
83
85
87
89
91
93
95
97
99
名字
VSS
DQ19
DQ24
VDD
DQ25
DQS3
VSS
DQ26
DQ27
VDD
CB0
CB1
VSS
DQS8
CB2
VDD
CB3
DU
VSS
CK2
/CK2
VDD
CKE1
DU
A12
针
52
54
56
58
60
62
64
66
68
70
72
74
76
78
80
82
84
86
88
90
92
94
96
98
100
名字
VSS
DQ23
DQ28
VDD
DQ29
DM3
VSS
DQ30
DQ31
VDD
CB4
CB5
VSS
DM8
CB6
VDD
CB7
DU
VSS
VSS
VDD
VDD
CKE0
DU
A11
针
101
103
105
107
109
111
113
115
117
119
121
123
125
127
129
131
133
135
137
139
141
143
145
147
149
名字
A9
VSS
A7
A5
A3
A1
VDD
A10,AP
BA0
/ WE
/CS0
NC,A13
VSS
DQ32
DQ33
VDD
DQS4
DQ34
VSS
DQ35
DQ40
VDD
DQ41
DQS5
VSS
针
102
104
106
108
110
112
114
116
118
120
122
124
126
128
130
132
134
136
138
140
142
144
146
148
150
名字
A8
VSS
A6
A4
A2
A0
VDD
BA1
/ RAS
/ CAS
/CS1
DU
VSS
DQ36
DQ37
VDD
DM4
DQ38
VSS
DQ39
DQ44
VDD
DQ45
DM5
VSS
针
151
153
155
157
159
161
163
165
167
169
171
173
175
177
179
181
183
185
187
189
191
193
195
197
199
名字
DQ42
DQ43
VDD
VDD
VSS
VSS
DQ48
DQ49
VDD
DQS6
DQ50
VSS
DQ51
DQ56
VDD
DQ57
DQS7
VSS
DQ58
DQ59
VDD
SDA
SCL
VDDSPD
VDDID
针
152
154
156
158
160
162
164
166
168
170
172
174
176
178
180
182
184
186
188
190
192
194
196
198
200
名字
DQ46
DQ47
VDD
/CK1
CK1
VSS
DQ52
DQ53
VDD
DM6
DQ54
VSS
DQ55
DQ60
VDD
DQ61
DM7
VSS
DQ62
DQ63
VDD
SA0
SA1
SA2
NC ，测试
注意：
1.销71 ， 72 ，73， 74,77,78,79 ， 80 ， 83 ，84被保留用于该模块的X72变体和没有在64版本中使用。
2.引脚86保留用于该模块的注册变体和未在非缓冲的版本中使用。
3.脚89 ，91被保留用于X72模块或注册的模块，而不是在无缓冲的版本中使用。
4.引脚95和122不被用于单个等级的模块。
5.引脚123为“ NC”的256MB ， 512MB ，和1GB或“ A13 ”的2GB模块。
牧师/月1.1 。 2005年
3
11
200PIN无缓冲DDR SDRAM SO- DIMM内存模块
功能框图
128MB ， 16M ×64无缓冲SO -DIMM ： HYMD216M646D [L] [P] 6
/ CS
DQS0
DM0
DQ00
DQ01
DQ02
DQ03
DQ04
DQ05
DQ06
DQ07
DQS1
DM1
DQ08
DQ09
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQS2
DM2
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQS3
DM3
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
LDQS
/ CS
LDM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
UDQS
UDM
D0
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
DQS4
DM4
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQS5
DM5
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQS6
DM6
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQS7
DM7
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
LDQS
/ CS
LDM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
UDQS
UDM
D2
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
LDQS
LDM
/S
LDQS
LDM
/S
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
UDQS
UDM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
UDQS
UDM
D1
D3
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
＃除非另有说明，电阻值是220 + - 5％
BA0-BA1
A0-AN
/ RAS
/ CAS
/ WE
SDRAM的D0 -D3
SDRAM的D0 -D3
SDRAM的D0 -D3
SDRAM的D0 -D3
SDRAM的D0 -D3
串行存在检测
（ SPD ）
CK0
/CK0
CK1
/CK1
CK2
/CK2
2载荷
SCL
SA0
SA1
SA2
A0
A1
A2
2载荷
0负载
SDA
WP
CKE0
CKE1
VDD SPD
VREF
VDD
VSS
VDDID
SDRAM的D0 -D3
北卡罗来纳州
SPD
SDRAM的DO- D7
SDRAM的DO- D7
VDD和VDDQ
SDRAM的DO- D7 ， SPD
表带：见注4
注意事项：
DQ的布线可以不同于在此所描述的
图：但是DQ / DM / DQS的关系是
保持如图所示。
VDDID表带连接：
（存储器器件VDD ， VDDQ ）
表带OUT （ OPEN ） ： VDD = VDDQ
表带（关闭） ： VDD
≠
VDDQ
牧师/月1.1 。 2005年
4
11
200PIN无缓冲DDR SDRAM SO- DIMM内存模块
功能框图
256MB ， 32M ×64无缓冲SO -DIMM ： HYMD232M646D [L] [P] 8
/ CS
DQS0
DM0
DQ00
DQ01
DQ02
DQ03
DQ04
DQ05
DQ06
DQ07
的DQ
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
D0
DQS1
DM1
DQ08
DQ09
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
的DQ
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
D1
DQS4
DM4
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQS5
DM5
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
的DQ
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
的DQ
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
D4
/ CS
D5
DQS2
DM2
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQS3
DM3
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
的DQ
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
D2
的DQ
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
D3
DQS6
DM6
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQS7
DM7
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
的DQ
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
的DQ
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
D6
/ CS
D7
＃除非另有说明，电阻值是220 + - 5％
BA0-BA1
A0-AN
/ RAS
/ CAS
SDRAM芯片D0-D7
SDRAM芯片D0-D7
SDRAM芯片D0-D7
SDRAM芯片D0-D7
SCL
串行存在检测
（ SPD ）
CK0
/CK0
4载荷
SA0
SA1
SA2
A0
A1
A2
WP
/ WE
CKE0
CKE1
SDRAM芯片D0-D7
SDRAM的D0 -D3
北卡罗来纳州
SDA
CK1
/CK1
CK2
/CK2
4载荷
0负载
VDD SPD
VREF
VDD
VSS
VDDID
SPD
SDRAM的DO- D7
SDRAM的DO- D7
VDD和VDDQ
SDRAM的DO- D7 ， SPD
表带：见注4
注意事项：
DQ的布线可以不同于在此所描述的
图：但是DQ / DM / DQS的关系是
保持如图所示。
VDDID表带连接：
（存储器器件VDD ， VDDQ ）
表带OUT （ OPEN ） ： VDD = VDDQ
表带（关闭） ： VDD
≠
VDDQ
牧师/月1.1 。 2005年
5
QQ：2881677436 复制
