184PIN无缓冲DDR SDRAM DIMM的基础上256Mb的版本。 （ TSOP ）
这海力士无缓冲双列直插内存模块（DIMM ）系列的256Mb组成的D版本。 DDR SDRAM的400万
TSOP上184PIN玻璃环氧基板II包。这种现代256MB 版本。基于无缓冲DIMM系列提供
高性能的8字节接口的业界标准5.25"宽度的外形。它适合于方便的交换
和相加。
特点
JEDEC标准的184针双列直插式内存模块
（ DIMM ）
两行列64M X 72 ， 64M ×64和一个等级32M X
72 ， 32M ×64 ， 16M ×64组织
2.6V
±
0.1V VDD和VDDQ电源供应
DDR400 ， 2.5V
±
0.2V的DDR333及以下
所有输入和输出都与SSTL_2兼容
接口
全差分时钟操作（ CK & / CK ）与
133/166/200MHz
DLL对齐DQ和DQS与CK过渡转型
可编程CAS延时： DDR266 （ 2 ， 2.5个时钟）
DDR333 （ 2.5时钟） ， DDR400 （ 3个时钟）
可编程的突发长度2 /4/8既
顺序和交错模式
数据奏和边沿对齐DQS中心对齐
DQS与数据输入
自动刷新和自刷新支持
8192刷新周期/ 64ms的
串行存在检测（ SPD ）与EEPROM
内置有256Mb的DDR SDRAM的400万TSOP II
套餐
列出的每个配置无铅产品
（符合RoHS ）
地址表
组织
128MB
256MB
256MB
512MB
512MB
16M ×64
32M ×64
32M X 72
64M ×64
64M X 72
秩
1
1
1
2
2
SDRAM的
16MB ×16
32MB ×8
32MB ×8
32MB ×8
32MB ×8
排名第
DRAM的
4
8
9
16
18
＃行/行/列地址
12(A0~A11)/2(BA0,BA1)/9(A0~A8)
13(A0~A12)/2(BA0,BA1)/10(A0~A9)
13(A0~A12)/2(BA0,BA1)/10(A0~A9)
13(A0~A12)/2(BA0,BA1)/10(A0~A9)
13(A0~A12)/2(BA0,BA1)/10(A0~A9)
刷新
法
8K / 64ms的
8K / 64ms的
8K / 64ms的
8K / 64ms的
8K / 64ms的
性能范围
型号后缀
速度斌
CL - tRCD-激进党
CL=3
最大时钟
频率
CL=2.5
CL=2
-D43
1
DDR400B
3-3-3
200
166
133
-J
DDR333
2.5-3-3
-
166
133
-K
DDR266A
2-3-3
-
133
133
-H
DDR266B
2.5-3-3
-
133
133
单位
-
CK
兆赫
兆赫
兆赫
注意：
1. 2.6V
±
0.1V VDD和VDDQ电源的DDR400和2.5V
±
0.2V的DDR333及以下
牧师/月1.2 。 2005年
1
这份文件是一个普通的产品说明，如有变更，恕不另行通知。海力士半导体公司不承担任何
负责使用说明电路。没有专利许可。
1184pin
无缓冲的DDR SDRAM DIMM
订购信息
产品型号
HYMD216646D6-K/H
HYMD216646DP6-K/H
HYMD216646D6J-D43/J
HYMD216646DP6J-D43/J
HYMD232646D8-K/H
HYMD232646DP8-K/H
HYMD232646D8J-D43/J
HYMD232646DP8J-D43/J
HYMD232726D8-K/H
HYMD232726DP8-K/H
HYMD232726D8J-D43/J
HYMD232726DP8J-D43/J
HYMD264646D8-K
HYMD264646DP8-K
HYMD264646D8J-D43/J
HYMD264646DP8J-D43/J
HYMD264726D8-K/H
HYMD264726DP8-K/H
HYMD264726D8J-D43/J
HYMD264726DP8J-D43/J
密度
128MB
128MB
128MB
128MB
256MB
256MB
256MB
256MB
256MB
256MB
256MB
256MB
512MB
512MB
512MB
512MB
512MB
512MB
512MB
512MB
组织
16M ×16
16M ×16
16M ×16
16M ×16
32M ×8
32M ×8
32M ×8
32M ×8
32M ×8
32M ×8
32M ×8
32M ×8
64M ×8
64M ×8
64M ×8
64M ×8
64M ×8
64M ×8
64M ×8
64M ×8
排名第
材料
DRAM的
4
4
4
4
8
8
8
8
9
9
9
9
16
16
16
16
18
18
18
18
正常
LEAD -FREE
1
正常
LEAD -FREE
1
正常
LEAD -FREE
1
正常
LEAD -FREE
1
正常
LEAD -FREE
1
正常
LEAD -FREE
1
正常
LEAD -FREE
1
正常
LEAD -FREE
1
正常
LEAD -FREE
1
正常
LEAD -FREE
1
DIMM尺寸
133.35 X 31.75 X 3.18 [毫米
3
]
↑
↑
↑
↑
↑
↑
↑
↑
↑
↑
↑
133.35 X 31.75 X 4毫米
3
]
↑
↑
↑
↑
↑
↑
↑
ECC
支持
无
无
无
无
无
无
无
无
ECC
ECC
ECC
ECC
无
无
无
无
ECC
ECC
ECC
ECC
注意：
1. “无铅”产品含有按重量计铅小于0.1％ ，满足RoHS指令 - 请联系海力士的产品可用性。
*这些产品均采用HY5DU564 （ 8,16） 22DT [P] ，海力士DDR SDRAM组件。
牧师/月1.2 。 2005年
2
1184pin
无缓冲的DDR SDRAM DIMM
引脚说明
针
CK0 2 / CK0 2
/ CS0 ， / CS1
CKE0 ， CKE1
/ RAS ， / CAS ， / WE
A0 ~ A13
A10/AP
BA0 ， BA1
DQ0~DQ63
CB0~CB7
DQS0~DQS8
DM0~8
引脚说明
差分时钟输入
片选输入
时钟使能输入
赞扬设置输入
地址输入
地址输入/ Autoprecharge
银行地址
数据输入/输出
数据校验位
数据选通信号
数据的面具
针
VDD
VDDQ
VSS
VREF
VDDSPD
VDDID
SA0~SA2
SCL
SDA
DU
NC
TEST
引脚说明
电源的核心和I / O
电源的DQS
地
输入/输出参考
电源的防雷器
VDD和VDDQ电平检测
SPD地址输入
SPD时钟输入
SPD数据输入/输出
不要使用
无连接
保留测试设备的使用
引脚分配
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
名字
VREF
DQ0
VSS
DQ1
DQS0
DQ2
VDD
DQ3
NC
NC
VSS
DQ8
DQ9
DQS1
VDDQ
CK1
/CK1
VSS
DQ10
DQ11
CKE0
VDDQ
DQ16
DQ17
DQS2
VSS
A9
DQ18
A7
VDDQ
DQ19
针
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
名字
A5
DQ24
VSS
DQ25
DQS3
A4
VDD
DQ26
DQ27
A2
VSS
A1
CB0,NC
CB1,NC
VDD
NC,DQS8
A0
CB2,NC
VSS
CB3,NC
BA1
关键
DQ32
VDDQ
DQ33
DQS4
DQ34
VSS
BA0
DQ35
DQ40
针
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
名字
VDDQ
/ WE
DQ41
/ CAS
VSS
DQS5
DQ42
DQ43
VDD
NC,/CS2
DQ48
DQ49
VSS
/CK2
CK2
VDDQ
DQS6
DQ50
DQ51
VSS
VDDID
DQ56
DQ57
VDD
DQS7
DQ58
DQ59
VSS
NC
SDA
SCL
针
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
名字
VSS
DQ4
DQ5
VDDQ
DM0,DQS9
DQ6
DQ7
VSS
NC
NC ，测试
NC ， FETEN
VDDQ
DQ12
DQ13
DM1,DQS10
VDD
DQ14
DQ15
CKE1
VDDQ
BA2
DQ20
A12
VSS
DQ21
A11
DM2,DQS11
VDD
DQ22
A8
DQ23
针
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
名字
VSS
A6
DQ28
DQ29
VDDQ
DM3,DQS12
A3
DQ30
VSS
DQ31
CB4,NC
CB5,NC
VDDQ
CK0
/CK0
VSS
DM8,DQS17
A10
CB6,NC
VDDQ
CB7,NC
关键
VSS
DQ36
DQ37
VDD
DM4,DQS13
DQ38
DQ39
VSS
DQ44
针
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
名字
/ RAS
DQ45
VDDQ
/CS0
/CS1
DM5,DQS14
VSS
DQ46
DQ47
NC,/CS3
VDDQ
DQ52
DQ53
NC,A13
VDD
DM6
DQ54
DQ55
VDDQ
NC
DQ60
DQ61
VSS
DM7,DQS16
DQ62
DQ63
VDDQ
SA0
SA1
SA2
VDDSPD
注意：
1，引脚44 ， 45 ， 47 ， 49 ， 51 ， 134 ， 135 ， 140 ， 142和144是保留给该模块的X72变种并没有在64位版本中使用。
2.销111和158不被用于单个等级的模块。
3.脚167是“NC”为256MB ， 512MB和1GB或“ A13 ”的2GB模块。
4.销9，10， 71 ，82， 90 ，101， 102 ， 103 ， 113 ，163， 167 ，第173 ，不使用此模块上。
牧师/月1.2 。 2005年
3
1184pin
无缓冲的DDR SDRAM DIMM
功能框图
128MB ， 16M ×64无缓冲DIMM ： HYMD216646D [P] 6 [ J]。
/CS0
DQS1
DM1/DQS10
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQS0
DM0/DQS9
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
LDQS
LDM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
UDQS
UDM
I/O8
I/O9
I/O10
I/O11
I/O12
I/O13
I/O14
I/O15
/ CS
D0
DQS5
DM5/DQS14
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQS4
DM4/DQS13
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
LDQS
LDM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
UDQS
UDM
I/O8
I/O9
I/O10
I/O11
I/O12
I/O13
I/O14
I/O15
/ CS
D2
DQS3
DM3/DQS12
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DQS2
DM2/DQS11
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
LDQS
LDM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
UDQS
UDM
I/O8
I/O9
I/O10
I/O11
I/O12
I/O13
I/O14
I/O15
/ CS
DQS7
DM7/DQS16
D1
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQS6
DM6/DQS15
LDQS
LDM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
UDQS
UDM
I/O8
I/O9
I/O10
I/O11
I/O12
I/O13
I/O14
I/O15
/ CS
D3
串行PD
SCL
WP
A0
A1
A2
SDA
*时钟布线
时钟输入
* CK0 ， / CK0
* CK1 ， / CK1
* CK2 ， / CK2
SDRAM的
NC
2 SDRAM的
2 SDRAM的
VDD SPD
VDD / VDDQ
SPD
DO-D3
DO-D3
DO-D3
表带：见注4
VREF
VSS
VDDID
SA0 SA1 SA2
*每个时钟加载线
表/接线图
注意事项：
BA0-BA1
A0-A13
/ RAS
/ CAS
CKE0
/ WE
BA0 - BA1 ： SDRAM的D0 -D3
A0 - A13 ： SDRAM的D0 -D3
/ RAS ： SDRAM的D0 -D3
/ CAS ： SDRAM的D0 -D3
CKE ： SDRAM的D0 -D3
/ WE ： SDRAM的D0 -D3
1. DQ到I / O接线如图推荐，但可能
被改变。
2. DQ / DQS / DM / CKE / S的关系必须保持
如图所示。
3. DQ ， DQS ， DM / DQS电阻： 22欧姆± 5 ％ 。
4. VDDID表带连接
（对于存储设备VDD ， VDDQ ） ：
表带OUT （ OPEN ） ： VDD = VDDQ
表带（ VSS ）： VDD V DDQ
5. BAX ，斧， RAS ， CAS，WE电阻： 7.5欧姆？ 5 ％
牧师/月1.2 。 2005年
4
1184pin
无缓冲的DDR SDRAM DIMM
功能框图
256MB ，32MB ×64无缓冲DIMM ： HYMD232646D [P] 8 [ J]。
/CS0
DQS0
DM0/DQS9
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQS1
DM1/DQS10
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQS2
DM2/DQS11
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQS3
DM3/DQS12
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
串行PD
SCL
SDA
W
P
A0
A1
A2
DM
I/O7
I/O6
I/O1
I/O0
I/O5
I/O4
I/O3
I/O2
/ CS
的DQ
DM
I/O7
I/O6
I/O1
I/O0
I/O5
I/O4
I/O3
I/O2
/ CS
的DQ
DM
I/O7
I/O6
I/O1
I/O0
I/O5
I/O4
I/O3
I/O2
/ CS
的DQ
DM
I/O7
I/O6
I/O1
I/O0
I/O5
I/O4
I/O3
I/O2
/ CS
的DQ
DQS4
DM4/DQS13
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQS5
DM5/DQS14
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQS6
DM6/DQS15
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQS7
DM7/DQS16
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
VDD SPD
VDD / VDDQ
VREF
VSS
VDDID
注意事项：
SPD
DO-D8
DO-D8
DO-D8
表带：见注4
D0
DM
I/O7
I/O6
I/O1
I/O0
I/O5
I/O4
I/O3
I/O2
/ CS
的DQ
D4
D1
DM
I/O7
I/O6
I/O1
I/O0
I/O5
I/O4
I/O3
I/O2
/ CS
的DQ
D5
D2
DM
I/O7
I/O6
I/O1
I/O0
I/O5
I/O4
I/O3
I/O2
/ CS
的DQ
D6
D3
DM
I/O7
I/O6
I/O1
I/O0
I/O5
I/O4
I/O3
I/O2
/ CS
的DQ
D7
*时钟布线
时钟输入
* CK0 ， / CK0
* CK1 ， / CK1
* CK2 ， / CK2
SDRAM的
2 SDRAM的
3 SDRAM的
3 SDRAM的
SA0 SA1 SA2
*每个时钟加载线
表/接线图
BA0-BA1
A0-A13
/ RAS
/ CAS
CKE0
/ WE
BA0 - BA1 ： SDRAM的D0 - D7
A0 - A13 ： SDRAM的D0 - D7
/ RAS ： SDRAM芯片D0-D7
/ CAS ： SDRAM的D0 - D7
CKE ： SDRAM的D0 - D7
/ WE ： SDRAM芯片D0-D7
1. DQ到I / O接线如图推荐，但
可以被改变。
2. DQ / DQS / DM / CKE / S的关系必须是
保持如图所示。
3. DQ ， DQS ， DM / DQS电阻： 22欧姆+ - 5 ％ 。
4. VDDID表带连接
（对于存储设备VDD ， VDDQ ） ：
表带OUT （ OPEN ） ： VDD = VDDQ
表带（ VSS ） ： VDD
≠
V DDQ
5. BAX ，斧， RAS ， CAS，WE电阻： 5.1欧姆+ - 5 ％
牧师/月1.2 。 2005年
5
QQ：2880707522 复制
