32Mx64bits
PC133 SDRAM SO DIMM
基于16Mx16 SDRAM与LVTTL ， 4银行& 8K刷新
HYM72V32M636B （L）的T6系列
描述
该HYM72V32M636B （L ） T6系列是32Mx64bits同步DRAM模块。该模块由
8 16Mx16bits CMOS同步DRAM在400mil 54pin TSOP- II封装， 1 2Kbit EEPROM中8PIN TSSOP
包上的144pin玻璃环氧印刷电路板。一个0.22uF和一个0.0022uF每次去耦电容每
SDRAM的安装在PCB上。
该HYM72V32M636B （L ） T6系列是双列直插式内存模块适合简单的交换和添加
256Mbytes内存。该HYM72V32M636B （L）的T6系列完全同步操作参考正
在时钟的边缘。所有输入和输出都与时钟输入的上升沿同步。数据通路是
内部流水线达到非常高的带宽。
PC133 / PC100MHz支持
特点
144pin的SDRAM SO DIMM
串行存在检测与EEPROM
1.25“ （ 31.75毫米）高度PCB板单面的COM
ponents
单3.3 ± 0.3V电源
- 1，2， 4或8个或全部页面为顺序突发
所有器件引脚与LVTTL接口兼容
- 1，2 ，4或8对交错突发
通过DQM数据屏蔽功能
可编程CAS延时; 2 ， 3个时钟
SDRAM内部银行：四家银行
模块银行：两个物理银行
自动刷新和自刷新
8192刷新周期/ 64ms的
可编程的突发长度和突发类型
订购信息
产品型号
HYM72V32M636BT6
-K
HYM72V32M636BT6
-H
HYM72V32M636BLT6
-K
HYM72V32M636BLT6
-H
时钟
频率
133MHz
133MHz
133MHz
133MHz
4银行
8K
低功耗
国内
银行
REF 。
动力
正常
SDRAM
包
电镀
TSOP -II
金
这份文件是一个普通的产品说明，如有变更，恕不另行通知。 Hynix半导体公司不承担
用于描述电路的任何责任。没有专利许可。
修订版0.4 /三月02
1
PC133 SDRAM SO DIMM
HYM72V32M636B （L）的T6系列
引脚说明
针
CK0 ， CK1
CKE0
/S0, /S1
BA0 ， BA1
A0 ~ A12
引脚名称
时钟输入
时钟使能
芯片选择
SDRAM行地址
地址
行地址选通，同事
UMN地址选通，写
启用
数据输入/输出面膜
数据输入/输出
电源（ 3.3V ）
地
SPD时钟输入
SPD数据输入/输出
SPD地址输入
无连接
描述
系统时钟输入。所有其它输入被注册到SDRAM上
CLK的上升沿
控制内部时钟信号和去激活时，在SDRAM中会
中断电的国家之一，暂停或自刷新
启用或禁用除CK ， CKE和DQM所有输入
选择银行时/ RAS活性被激活
选择银行进行读/中/ CAS活动写
行地址： RA0 RA12 ，列地址： CA0 CA8
自动预充电标志： A10
/ RAS ， / CAS和/ WE定义操作
请参阅功能真值表细节
控制输出缓冲器中读取模式和口罩的输入数据在写入模式
复用的数据输入/输出引脚
电源为内部电路和输入缓冲器
地
串行存在检测时钟输入
串行存在检测数据输入/输出
串行存在检测地址输入
无连接
/ RAS ， / CAS ， / WE
DQM0~DQM7
DQ0 DQ63
VCC
V
SS
SCL
SDA
SA0~2
NC
修订版0.4 /三月
02
2
PC133 SDRAM SO DIMM
框图
HYM72V32M636B （L）的T6系列
注：的DQS 1.串联电阻值有10ohms
2.终止的R / C为CK1的填充容量， CK3是10pF的
修订版0.4 /三月
02
4
PC133 SDRAM SO DIMM
HYM72V32M636B （L）的T6系列
串行存在检测
字节
数
BYTE0
BYTE1
BYTE2
BYTE3
BYTE4
BYTE5
BYTE6
BYTE7
BYTE8
BYTE9
BYTE10
BYTE11
BYTE12
BYTE13
BYTE14
BYTE15
BYTE16
BYTE17
BYTE18
BYTE19
BYTE20
BYTE21
BYTE22
BYTE23
BYTE24
BYTE25
BYTE26
BYTE27
BYTE28
BYTE29
BYTE30
BYTE31
BYTE32
BYTE33
BYTE34
BYTE35
BYTE36
~61
BYTE62
BYTE63
BYTE64
BYTE65
~71
功能
描述
会写入到模块的串行存储器字节数的
生产厂家
SPD内存设备的总字节＃
基本内存类型
＃排在本届大会地址
＃在这个大会列地址
＃模块银行对本届大会
本届大会的数据宽度
本届大会的数据宽度（续）
本届大会的电压接口标准
SDRAM的周期时间@ / CAS延时= 3
从时钟@访问时间/ CAS延时= 3
DIMM配置类型
刷新率/类型
主SDRAM宽度
错误检查SDRAM的宽度
最小时钟延迟背靠背随机列
地址
突发Lenth支持
＃银行对每个SDRAM器件
SDRAM的设备属性， / CAS Lataency
SDRAM的设备属性， / CS Lataency
SDRAM的设备属性， / WE Lataency
SDRAM模块属性
SDRAM的设备属性，一般
SDRAM的周期时间@ / CAS延时= 2
从时钟@访问时间/ CAS延时= 2
SDRAM的周期时间@ / CAS延时= 1
从时钟@访问时间/ CAS延时= 1
最小行预充电时间（TRP）
最小行主动向行主动延迟（ TRRD ）
最小/ RAS到/ CAS延迟（ tRCD的）
最小/ RAS脉冲宽度（ tRAS的）
模块库密度
命令和地址信号输入建立时间
命令和地址信号输入保持时间
数据信号输入建立时间
数据信号输入保持时间
超集信息（可能在将来使用）
SPD修订
校验和字节0 62
制造商JEDEC ID代码
.... JEDEC制造商ID代码
1.5ns
0.8ns
1.5ns
0.8ns
待定
英特尔SPD 1.2B
-
海力士JEDED ID
未使用
海力士（韩国区）
HSA （美国区）
HSE （欧洲区）
HSJ （日本地区）
HSS（新加坡）
亚洲区
79h
15ns
15ns
15ns
45ns
128MB
1.5ns
0.8ns
1.5ns
0.8ns
15h
08h
15h
08h
00h
12h
3, 8
7.5ns
5.4ns
无
7.8125us
/自刷新支持
x16
无
TCCD = 1 CLK
1,2,4,8 ，全页
4银行
/ CAS延时= 2,3
/ CS延迟= 0
/ WE延迟= 0
无论是缓冲，也没有注册
+/- 10 ％的电压耐性的，突发
阅读写一个位，预充电
所有，自动预充电，早期RAS
预充电
7.5ns
5.4ns
-
-
20ns
15ns
20ns
45ns
0Fh
0Fh
0Fh
2Dh
20h
15h
08h
15h
08h
10ns
6ns
75h
54h
00h
00h
14h
0Fh
14h
2Dh
功能
-K
128字节
256字节
SDRAM
13
9
2银行
64位
-
LVTTL
7.5ns
5.4ns
75h
54h
00h
82h
10h
00h
01h
8Fh
04h
06h
01h
01h
00h
0Eh
A0h
60h
2
价值
记
-H
-K
80h
08h
04h
0Dh
09h
02h
40h
00h
01h
-H
1
75h
54h
BAH
ADH
FFH
0*h
1*h
2*h
3*h
4*h
5*h
BYTE72
生产地点
10
修订版0.4 /三月
02
5
QQ：2881677436 复制
