互联网数据表
HY[B/I]39SC128[800/160]FE
128兆位同步DRAM
HYB39SC128800FE ， HYB39SC128160FE ， HYI39SC128800FE ， HYI39SC128160FE
修订历史： 2007-02 ，牧师1.1
页面
所有
9
13
科目（自上次调整的重大变化）
改编网络版
更正框图
纠正模式寄存器定义
上一个版本： 2006-09 ，牧师1.0
我们倾听您的意见
你觉得本文件中的任何信息是错误的，不明确或缺少呢？
您的反馈将帮助我们不断改进本文档的质量。
请将您的建议（包括参照本文档） ：
techdoc@qimonda.com
qag_techdoc_rev400 / 3.2质量保证小组/ 2006-07-21
09072006-N4GC-EREN
2
互联网数据表
HY[B/I]39SC128[800/160]FE
128兆位同步DRAM
1
1.1
概观
特点
读/写控制数据面膜（ × 8 ）
数据掩码字节控制（ × 16 ）
自动刷新（ CBR）和自刷新
掉电和时钟挂起模式
4096刷新周期/ 64毫秒（ 15.6
s)
随机列地址每CLK （ 1 -N规则）
单3.3 V± 0.3 V电源
LVTTL接口
塑料封装： PG - TSOPII -54 400密耳的宽度
本章列出的产品系列HY [B / I] 39S128 [一百六十零分之八百] FE和订购信息的所有主要功能。
完全同步的时钟上升沿
0到70
°C
工作温度为HYB ...
-40到85
°C
工作温度为HYI ...
由BA0 & BA1控制四家银行
可编程CAS延时： 2 & 3
可编程的缠绕顺序：顺序或交织
可编程的突发长度：1， 2 ，4，8和整版
多个突发读取与单写操作
自动和控制预充电命令
表1
性能
产品型号代码的运行速度
速度等级
马克斯。时钟频率
@CL3
–6
PC166–333
–7
PC133–222
143
7
5.4
7.5
5.4
单位
—
兆赫
ns
ns
ns
ns
@CL2
f
CK3
t
CK3
t
AC3
t
CK2
t
AC2
166
6
5.4
7.5
5.4
1.2
描述
输出电路具有一个上升沿同步
外部提供时钟。
操作四个存储体交错的方式
允许随机存取操作发生在更高的速度比
可以用标准的DRAM 。一个顺序和无间隙
数据速率是可能的根据脉冲串长度， CAS等待时间
和速度的设备的等级。
自动刷新（ CBR）和自刷新操作是
支持。这些器件具有一个3.3 V± 0.3 V电源供电
电源。所有的128兆位成分都可用的PG-
TSOPII - 54封装。
在HY [B / I] 39S128 [一百六十○分之八百] FE四个银行同步
DRAM的
有组织的
16兆位
×8
8兆位
×16
分别。这些同步设备实现高速
通过使用芯片的CAS延迟的数据传输速率
体系结构，预取多个比特，然后
的输出数据同步到系统时钟。该芯片是
制造与先进的奇梦达0.11
m
128兆位DRAM
工艺技术。
该设备被设计为符合所有行业标准
设定为同步DRAM的产品，在电气上和
机械。所有的控制，地址，数据输入和
修订版1.1 ， 2007-02
09072006-N4GC-EREN
3
互联网数据表
HY[B/I]39SC128[800/160]FE
128兆位同步DRAM
表2
对于符合RoHS的产品订货信息
产品类型
HYB39SC128800FE-6
HYB39SC128160FE-6
HYB39SC128800FE-7
HYB39SC128160FE-7
工业工作温度
HYI39SC128800FE-6
HYI39SC128160FE-6
HYI39SC128800FE-7
HYI39SC128160FE-7
PC133–222
PC166–333
166MHz的16M
×8
SDRAM
166MHz的8M
×16
SDRAM
143MHz下16M
×8
SDRAM
143MHz下8M
×16
SDRAM
PG-TSOPII-54
1)
速度等级
PC166–333
PC133–222
描述
166MHz的16M
· SDRAM
166MHz的8M
×16
SDRAM
143MHz下16M
×8
SDRAM
143MHz下8M
×16
SDRAM
包
PG-TSOPII-54
记
1)
标准工作温度
1 ）符合RoHS产品：使用某些有害物质指令（RoHS ）的电气和电子设备中限制的定义
在指令2002/95 /由27理事会，欧洲议会和2003年1月发行的这些物质包括汞EC ，
铅，镉，六价铬，多溴联苯和多溴联苯醚。
修订版1.1 ， 2007-02
09072006-N4GC-EREN
4
互联网数据表
HY[B/I]39SC128[800/160]FE
128兆位同步DRAM
2
2.1
引脚配置
引脚配置
本章包含了引脚配置
×8, ×16
组织的SDRAM 。
下面列出了管脚配置部分用于SDRAM的各种信号。
表3
在SDRAM的引脚配置
球NO 。
名字
针
TYPE
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
卜FF器
TYPE
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
地址信号9 ： 0 ，地址信号10 /自动预充电
芯片选择
行地址信号1 ： 0
功能
时钟信号
×8/×16
组织
38
37
18
17
16
19
20
21
23
24
25
26
29
30
31
32
33
34
22
35
CLK
CKE
RAS
CAS
WE
CS
BA0
BA1
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
时钟信号CK的
时钟使能
行地址选通（RAS） ，列地址选通（CAS） ，写使能（WE ）
控制信号的
×8/×16
组织
地址信号
×8/×16
组织
修订版1.1 ， 2007-02
09072006-N4GC-EREN
5
QQ：2881677436 复制
