HYB 39S64400 / 800CT （ L）
64兆位同步DRAM
64兆位同步DRAM
高性能：
全页（可选）连续包
周围
单位
兆赫
ns
ns
ns
ns
多种突发读与写单
手术
自动和控制预充电
命令
数据模板的读/写控制（ X4，X8 ）
自动刷新（ CBR）和自刷新
挂起模式和掉电模式
4096刷新周期/ 64毫秒
完全同步的时钟上升沿
= 0至70
°C
工作温度
四家银行通过BA0和放大器的控制; BA1
可编程CAS延时： 2,3
可编程的缠绕顺序：顺序
或交织
可编程突发长度： 1 ， 2 ， 4 ， 8
随机列地址每CLK
（ 1 -N规则）
3.3 V单
±
0.3 V电源
LVTTL接口
塑料包装：
P- TSOPII - 54 400mil宽度（ X4，X8 ）
-7.5版本PC133 3-3-3应用
-8版本PC100 2-2-2应用
-7.5
-8
125
8
6
10
6
f
CKMAX
t
CK3
t
AC3
t
CK2
t
AC2
133
7.5
5.4
10
6
该HYB 39S64400 / 800CT四个银行同步DRAM的组织为4银行
×
4兆位
×
4
4银行
×
2兆位
×
8分别。这些同步设备实现高速数据
通过采用芯片架构，多个预取位，然后进行同步传输速率
的数据输出到系统时钟。该芯片采用英飞凌先进的0.19制造
m
64兆位DRAM制程技术。
该装置设计，以符合同步DRAM产品设置的所有JEDEC标准，
在电气上和机械上。所有的控制，地址，数据输入和输出电路中是
用外部提供的时钟的上升沿同步。
操作四个存储体交错的方式允许随机存取操作发生
在更高的速度可能比标准的DRAM 。一个顺序和无缝数据速率可
根据脉冲串长度， CAS等待时间和器件的速度等级。
自动刷新（ CBR）和自刷新操作的支持。这些器件的工作，有
采用3.3 V单
±
0.3 V电源供电，在TSOPII封装。
数据手册
1
12.99
HYB 39S64400 / 800CT （ L）
64兆位同步DRAM
订购信息
TYPE
订购代码封装
描述
HYB 39S64400CT - 7.5 PC133-333
HYB 39S64400CT - 8
HYB 39S64800CT - 8
PC100-222
PC100-222
P- TSOP - 54-2 （ 400mil ） 133 MHz的4B
×
4M X4 SDRAM
P- TSOP - 54-2 （ 400mil ） 125 MHz的4B
×
4M X4 SDRAM
P- TSOP - 54-2 （ 400mil ） 133 MHz的4B
×
2M SDRAM X8
P- TSOP - 54-2 （ 400mil ） 125 MHz的4B
×
2M SDRAM X8
P- TSOP - 54-2 （ 400mil ），低功耗（L -版本）
HYB 39S64800CT - 7.5 PC133-333
HYB 39S64xxx0CTL - 8 PC100-222
引脚定义和功能
CLK
CKE
CS
RAS
CAS
WE
A0 - A11
BA0 ， BA1
时钟输入
时钟使能
芯片选择
行地址选通
列地址选通
写使能
地址输入
BANK SELECT
DQ
DQM
数据输入/输出
数据屏蔽
电源（ + 3.3V）
地
电源DQ的（ + 3.3 V ）
地面DQ的
没有连接
V
DD
V
SS
V
DDQ
V
SSQ
北卡罗来纳州
数据手册
2
12.99
HYB 39S64400 / 800CT （ L）
64兆位同步DRAM
TSOPII - 54 （ 10.16毫米
×
22.22毫米，0.8 mm间距）
8Mx8
16一M× 4
V
DD
DQ0
V
DD
北卡罗来纳州
V
DDQ
北卡罗来纳州
DQ1
V
DDQ
北卡罗来纳州
DQ0
V
SSQ
北卡罗来纳州
DQ2
V
SSQ
北卡罗来纳州
北卡罗来纳州
V
DDQ
北卡罗来纳州
DQ3
V
DDQ
北卡罗来纳州
DQ1
V
SSQ
北卡罗来纳州
V
SSQ
北卡罗来纳州
V
DD
北卡罗来纳州
WE
CAS
RAS
CS
BA0
BA1
A10
A0
A1
A2
A3
V
DD
北卡罗来纳州
WE
CAS
RAS
CS
BA0
BA1
A10
A0
A1
A2
A3
V
DD
V
DD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
V
SS
北卡罗来纳州
V
SS
DQ7
V
SSQ
北卡罗来纳州
DQ3
V
SSQ
北卡罗来纳州
DQ6
V
DDQ
北卡罗来纳州
北卡罗来纳州
V
DDQ
北卡罗来纳州
DQ5
V
SSQ
北卡罗来纳州
DQ2
V
SSQ
北卡罗来纳州
DQ4
V
DDQ
北卡罗来纳州
V
DDQ
北卡罗来纳州
V
SS
北卡罗来纳州
DQM
CLK
CKE
北卡罗来纳州
A11
A9
A8
A7
A6
A5
A4
V
SS
北卡罗来纳州
DQM
CLK
CKE
北卡罗来纳州
A11
A9
A8
A7
A6
A5
A4
V
SS
V
SS
SPP04201
引脚配置为x4和x8主办64M - SDRAM的
数据手册
3
12.99
HYB 39S64400 / 800CT （ L）
64兆位同步DRAM
功能方框图
列地址
A0 - A9 ， AP ， BA0 ， BA1
行地址
A0 - A11 ， BA0 ， BA1
列地址
计数器
列地址
卜FF器
行地址
卜FF器
刷新计数器
行解码器
列解码器
感测放大器&我（ O）总线
列解码器
感测放大器&我（ O）总线
行解码器
列解码器
感测放大器&我（ O）总线
行解码器
列解码器
感测放大器&我（ O）总线
行解码器
内存
ARRAY
BANK 0
4096 x 1024
×4位
内存
ARRAY
银行1
4096 x 1024
×4位
内存
ARRAY
2银行
4096 x 1024
×4位
内存
ARRAY
3银行
4096 x 1024
×4位
输入缓冲器
输出缓冲器
控制逻辑&
时序产生器
框图： 4银行
×
4M X4 SDRAM
数据手册
4
CLK
CKE
CS
RAS
CAS
WE
DQM
SPB03696
DQ0 - DQ3
12.99
HYB 39S64400 / 800CT （ L）
64兆位同步DRAM
列地址
A0 - A8 ， AP ， BA0 ， BA1
行地址
A0 - A11 ， BA0 ， BA1
列地址
计数器
列地址
卜FF器
行地址
卜FF器
刷新计数器
行解码器
行解码器
行解码器
行解码器
列解码器
感测放大器&我（ O）总线
列解码器
感测放大器&我（ O）总线
列解码器
感测放大器&我（ O）总线
内存
ARRAY
BANK 0
4096 x 512
×8位
内存
ARRAY
银行1
4096 x 512
×8位
内存
ARRAY
2银行
4096 x 512
×8位
列解码器
感测放大器&我（ O）总线
内存
ARRAY
3银行
4096 x 512
×8位
输入缓冲器
输出缓冲器
控制逻辑&
时序产生器
框图： 4银行
×
2M SDRAM X8
数据手册
5
CLK
CKE
CS
RAS
CAS
WE
DQM
SPB03697
DQ0 - DQ7
12.99
HYB39S64400/800/160AT(L)
64Mbit的同步DRAM
64兆位同步DRAM
高性能：
-8
FCK
马克斯。
tCK3
tAC3
tCK2
tAC2
125
8
6
10
6
-8B
100
10
6
12
7
-10
100
10
7
15
8
单位
兆赫
ns
ns
ns
ns
多种突发读与写单
手术
自动
命令
和
控制
预充电
数据掩码为读/写控制（ X4，X8 ）
字节控制数据面膜（ X16 ）
自动刷新（ CBR）和自刷新
挂起模式和掉电模式
4096刷新周期/ 64毫秒
随机列地址每CLK
（ 1 -N规则）
单3.3V +/- 0.3V电源
LVTTL接口版本
塑料包装：
P- TSOPII - 54 400mil宽度（ X4，X8 ， X16 ）
-8版本PC100 2-2-2应用
-8B版本PC100 3-2-3应用
完全同步的时钟上升沿
0到70
°C
工作温度
由BA0 & BA1控制四家银行
可编程CAS延时： 2 & 3
可编程的缠绕顺序：顺序
或交织
可编程突发长度： 1 ， 2 ， 4 ， 8
整页（可选）连续包
周围
该HYB39S64400 / 800 / 160AT四个银行同步DRAM的组织为4库x 4MB的
X4 ， 4银行X 2MBit的x8和4银行分别为X 1Mbit的X16 。这些设备同步实现
通过使用一个芯片的架构，预取多个比特和高速的数据传输速率
然后将输出数据同步到系统时钟。该芯片制造与西门子
先进的四分之一微米64Mbit的DRAM制程技术。
该装置设计，以符合同步DRAM产品设置的所有JEDEC标准，
在电气上和机械上。所有的控制，地址，数据输入和输出电路中是
用外部提供的时钟的上升沿同步。
操作四个存储体交错的方式允许随机存取操作发生
在更高的速度可能比标准的DRAM 。一个顺序和无缝数据速率可
根据脉冲串长度， CAS等待时间和器件的速度等级。
自动刷新（ CBR）和自刷新操作的支持。这些器件的工作，有
单3.3V +/- 0.3V电源，在TSOPII封装。
-8版这款产品是最适合在100 MHz的总线使用两个CAS延迟2 & 3 。
半导体集团
1
10.98
HYB39S64400/800/160AT(L)
64Mbit的同步DRAM
订购信息
TYPE
订购代码
包
描述
LVTTL版本：
HYB 39S64400AT - 8
HYB 39S64400AT -8B
HYB 39S64400AT - 10
HYB 39S64800AT - 8
HYB 39S64800AT -8B
HYB 39S64800AT - 10
HYB 39S64160AT - 8
HYB 39S64160AT -8B
HYB 39S64160AT - 10
HYB 39S64xxx0ATL -8 / -10
P- TSOP - 54-2 （ 400mil ）
P- TSOP - 54-2 （ 400mil ）
P- TSOP - 54-2 （ 400mil ）
P- TSOP - 54-2 （ 400mil ）
P- TSOP - 54-2 （ 400mil ）
P- TSOP - 54-2 （ 400mil ）
P- TSOP - 54-2 （ 400mil ）
P- TSOP - 54-2 （ 400mil ）
P- TSOP - 54-2 （ 400mil ）
P- TSOP - 54-2 （ 400mil ）
4B x 4米×4 SDRAM PC100-222
4B x 4米×4 SDRAM PC100-323
4B x 4米×4 SDRAM PC66-222
4B X 2M ×8 SDRAM PC100-222
4B X 2M ×8 SDRAM PC100-323
4B X 2M ×8 SDRAM PC66-222
4B X 1M ×16 SDRAM PC100-222
4B X 1M ×16 SDRAM PC100-323
4B X 1M ×16 SDRAM PC66-222
低功耗（ L-版本）
引脚说明和引脚：
CLK
CKE
CS
RAS
CAS
WE
A0-A11
BA0 ， BA1
时钟输入
时钟使能
芯片选择
行地址选通
列地址选通
写使能
地址输入
BANK SELECT
DQ
DQM ， LDQM ， UDQM
VDD
VSS
VDDQ
VSSQ
NC
数据输入/输出
数据屏蔽
电源（ + 3.3V ）
地
电源DQ的（ + 3.3V ）
地面DQ的
没有连接
半导体集团
2
HYB39S64400/800/160AT(L)
64Mbit的同步DRAM
4M ×16
8M ×8
16M ×4
VDD
DQ0
VDDQ
DQ1
DQ2
VSSQ
DQ3
DQ4
VDDQ
DQ5
DQ6
VSSQ
DQ7
VDD
LDQM
WE
CAS
RAS
CS
BA0
BA1
A10
A0
A1
A2
A3
VDD
VDD
DQ0
VDDQ
NC
DQ1
VSSQ
NC
DQ2
VDDQ
NC
DQ3
VSSQ
NC
VDD
NC
WE
CAS
RAS
CS
BA0
BA1
A10
A0
A1
A2
A3
VDD
VDD
NC
VDDQ
NC
DQ0
VSSQ
NC
NC
VDDQ
NC
DQ1
VSSQ
NC
VDD
NC
WE
CAS
RAS
CS
BA0
BA1
A10
A0
A1
A2
A3
VDD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
VSS
NC
VSSQ
NC
DQ3
VDDQ
NC
NC
VSSQ
NC
DQ2
VDDQ
NC
VSS
NC
DQM
CLK
CKE
NC
A11
A9
A8
A7
A6
A5
A4
VSS
VSS
DQ7
VSSQ
NC
DQ6
VDDQ
NC
DQ5
VSSQ
NC
DQ4
VDDQ
NC
VSS
NC
DQM
CLK
CKE
NC
A11
A9
A8
A7
A6
A5
A4
VSS
VSS
DQ15
VSSQ
DQ14
DQ13
VDDQ
DQ12
DQ11
VSSQ
DQ10
DQ9
VDDQ
DQ8
VSS
NC
UDQM
CLK
CKE
NC
A11
A9
A8
A7
A6
A5
A4
VSS
TSOPII - 54 （10.16毫米× 22.22毫米，0.8 mm间距）
引脚排列X4，X8 & X16主办64M - SDRAM的
半导体集团
3
QQ：2880707522 复制
