HYB39S256400/800/160DT(L)/DC(L)
的256Mbit同步DRAM
256兆比特的同步DRAM
高性能：
-6
FCK
tCK3
tAC3
tCK2
tAC2
166
6
5
7.5
5.4
-7
143
7
5.4
7.5
5.4
-7.5
133
7.5
5.4
10
6
-8
125
8
6
10
6
单位
兆赫
ns
ns
ns
ns
数据掩码为读/写控制（ X4，X8 ）
字节控制数据面膜（ X16 ）
自动刷新（ CBR）和自刷新
掉电和时钟挂起模式
8192刷新周期/ 64毫秒（ 7,8
s)
随机列地址每CLK
（ 1 -N规则）
单3.3V +/- 0.3V电源
LVTTL接口版本
塑料包装：
P- TSOPII - 54 400mil宽度（ X4，X8 ， X16 ）
Chipsize套餐：
54球TFBGA封装（12毫米× 8毫米）
-6件PC166 3-3-3操作
-7部件PC133 2-2-2操作
-7.5部件PC133 3-3-3操作
-8部件PC100 2-2-2操作
完全同步的时钟上升沿
0到70
°C
工作温度
由BA0 & BA1控制四家银行
可编程CAS延时： 2 & 3
可编程的缠绕顺序：顺序
或交织
可编程突发长度：
1，2， 4，8和整版
多种突发读与写单
手术
自动
命令
和
控制
预充电
该HYB39S256400 / 800 / 160DT （ L）四个银行同步DRAM的组织为4银行X
的16Mbit ×4 ， 4银行X 8Mbit的x8和4银行分别X 4Mbit的X16 。这些同步设备
通过采用芯片架构实现了CAS-延迟的高速数据传输速率的
预取多个位，然后输出数据同步到系统时钟。该芯片是
制造与英飞凌先进的0.14
m
的256Mbit DRAM制程技术。
该设备被设计为符合同步DRAM产品设置的所有行业标准，
在电气上和机械上。所有的控制，地址，数据输入和输出电路中是
用外部提供的时钟的上升沿同步。
操作四个存储体交错的方式允许随机存取操作发生
以更高的速度可能比标准的DRAM 。一个顺序和无缝数据速率
可能因突发长度， CAS延迟和设备的速度等级。
自动刷新（ CBR）和自刷新操作的支持。这些设备与单个操作
3.3V +/- 0.3V电源。所有的256Mbit组件可在TSOPII - 54和TFBGA -54
包。
在网络连接霓虹灯技术
1
2002-04-23
HYB39S256400/800/160DT(L)/DC(L)
的256Mbit同步DRAM
订购信息
TYPE
速度等级
包
描述
HYB 39S256400DT - 6
HYB 39S256400DT - 7
HYB 39S256400DT - 7.5
HYB 39S256400DT - 8
HYB 39S256800DT - 6
HYB 39S256800DT - 7
HYB 39S256800DT - 7.5
HYB 39S256800DT - 8
HYB 39S256160DT - 6
HYB 39S256160DT - 7
HYB 39S256160DT - 7.5
HYB 39S256160DT - 8
HYB39S256800DTL-x
HYB39S256160DTL-x
HYB39S256xx0DC(L)-x
PC166-333-520
PC133-222-520
PC133-333-520
PC100-222-620
PC166-333-520
PC133-222-520
PC133-333-520
PC100-222-620
PC166-333-520
PC133-222-520
PC133-333-520
PC100-222-620
P- TSOP - 54-2 （ 400mil ）
P- TSOP - 54-2 （ 400mil ）
P- TSOP - 54-2 （ 400mil ）
P- TSOP - 54-2 （ 400mil ）
P- TSOP - 54-2 （ 400mil ）
P- TSOP - 54-2 （ 400mil ）
P- TSOP - 54-2 （ 400mil ）
P- TSOP - 54-2 （ 400mil ）
P- TSOP - 54-2 （ 400mil ）
P- TSOP - 54-2 （ 400mil ）
P- TSOP - 54-2 （ 400mil ）
P- TSOP - 54-2 （ 400mil ）
P- TSOP - 54-2 （ 400mil ）
P- TSOP - 54-2 （ 400mil ）
P-TFBGA-54
166MHz的4B X 16M ×4 SDRAM
143MHz下4B X 16M ×4 SDRAM
133MHz的4B X 16M ×4 SDRAM
125MHz的4B X 16M ×4 SDRAM
166MHz的4B X 8M ×8 SDRAM
143MHz下4B X 8M ×8 SDRAM
133MHz的4B X 8M ×8 SDRAM
125MHz的4B X 8M ×8 SDRAM
166MHz的4B X 4M ×16 SDRAM
143MHz下4B X 4M ×16 SDRAM
4B的133MHz x 4米×16 SDRAM
125MHz的4B X 4M ×16 SDRAM
4B X 8M ×8 SDRAM的低功耗
版本（免费）
4B X 4M ×16 SDRAM的低功耗
版本（免费）
（应要求提供）
引脚说明：
CLK
CKE
CS
RAS
CAS
WE
A0-A12
BA0 ， BA1
时钟输入
时钟使能
芯片选择
行地址选通
列地址选通
写使能
地址输入
BANK SELECT
DQX
DQM ， LDQM ， UDQM
V
DD
V
SS
V
DDQ
V
SSQ
NC
数据输入/输出
数据屏蔽
电源（ + 3.3V ）
地
电源DQ的（ + 3.3V ）
地面DQ的
没有连接
在网络连接霓虹灯技术
2
2002-04-23
HYB39S256400/800/160DT(L)/DC(L)
的256Mbit同步DRAM
插脚引线（ TSOP - 54 ）
16一M× 16
32 ×8
64男×4
V
DD
DQ0
V
DD
DQ0
V
DD
北卡罗来纳州
V
DDQ
DQ1
DQ2
V
DDQ
北卡罗来纳州
DQ1
V
DDQ
北卡罗来纳州
DQ0
V
SSQ
DQ3
DQ4
V
SSQ
北卡罗来纳州
DQ2
V
SSQ
北卡罗来纳州
北卡罗来纳州
V
DDQ
DQ5
DQ6
V
DDQ
北卡罗来纳州
DQ3
V
DDQ
北卡罗来纳州
DQ1
V
SSQ
DQ7
V
SSQ
北卡罗来纳州
V
SSQ
北卡罗来纳州
V
DD
LDQM
WE
CAS
RAS
CS
BA0
BA1
A10/AP
A0
A1
A2
A3
V
DD
北卡罗来纳州
WE
CAS
RAS
CS
BA0
BA1
A10/AP
A0
A1
A2
A3
V
DD
北卡罗来纳州
WE
CAS
RAS
CS
BA0
BA1
A10/AP
A0
A1
A2
A3
V
DD
V
DD
V
DD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
V
SS
北卡罗来纳州
V
SS
DQ7
V
SS
DQ15
V
SSQ
北卡罗来纳州
DQ3
V
SSQ
北卡罗来纳州
DQ6
V
SSQ
DQ14
DQ13
V
DDQ
北卡罗来纳州
北卡罗来纳州
V
DDQ
北卡罗来纳州
DQ5
V
DDQ
DQ12
DQ11
V
SSQ
北卡罗来纳州
DQ2
V
SSQ
北卡罗来纳州
DQ4
V
SSQ
DQ10
DQ9
V
DDQ
北卡罗来纳州
V
DDQ
北卡罗来纳州
V
DDQ
DQ8
V
SS
北卡罗来纳州
DQM
CLK
CKE
A12
A11
A9
A8
A7
A6
A5
A4
V
SS
北卡罗来纳州
DQM
CLK
CKE
A12
A11
A9
A8
A7
A6
A5
A4
V
SS
北卡罗来纳州
UDQM
CLK
CKE
A12
A11
A9
A8
A7
A6
A5
A4
V
SS
V
SS
V
SS
TSOPII - 54 （ 400密耳× 875密耳，0.8 mm间距）
SPP04126
在网络连接霓虹灯技术
3
2002-04-23
HYB39S256400/800/160DT(L)/DC(L)
的256Mbit同步DRAM
插脚引线（ TFBGA - 54 ）
引脚配置为x16的设备：
1
VSS
DQ14
DQ12
DQ10
DQ8
UDQM
A12
A8
VSS
2
DQ15
3
VSSQ
A
B
C
D
E
F
G
H
J
7
VDDQ
VSSQ
VDDQ
VSSQ
VDD
CAS
BA0
A0
A3
8
DQ0
DQ2
DQ4
DQ6
LDQM
RAS
BA1
A1
A2
9
VDD
DQ1
DQ3
DQ5
DQ7
WE
CS
A10
VDD
DQ13 VDDQ
DQ11
DQ9
NC
CLK
A11
A7
A5
VSSQ
VDDQ
VSS
CKE
A9
A6
A4
引脚配置为X8设备：
1
VSS
NC
NC
NC
NC
DQM
A12
A8
VSS
2
DQ7
DQ6
DQ5
DQ4
NC
CLK
A11
A7
A5
3
VSSQ
VDDQ
VSSQ
VDDQ
VSS
CKE
A9
A6
A4
A
B
C
D
E
F
G
H
J
7
VDDQ
VSSQ
VDDQ
VSSQ
VDD
CAS
BA0
A0
A3
8
DQ0
DQ1
DQ2
DQ3
NC
RAS
BA1
A1
A2
9
VDD
NC
NC
NC
NC
WE
CS
A10
VDD
引脚配置为X4设备：
1
VSS
NC
NC
NC
NC
DQM
A12
A8
VSS
2
NC
DQ3
NC
DQ2
NC
CLK
A11
A7
A5
3
VSSQ
VDDQ
VSSQ
VDDQ
VSS
CKE
A9
A6
A4
A
B
C
D
E
F
G
H
J
7
VDDQ
VSSQ
VDDQ
VSSQ
VDD
CAS
BA0
A0
A3
8
NC
DQ0
NC
DQ1
NC
RAS
BA1
A1
A2
9
VDD
NC
NC
NC
NC
WE
CS
A10
VDD
在网络连接霓虹灯技术
4
2002-04-23
HYB39S256400/800/160DT(L)/DC(L)
的256Mbit同步DRAM
引脚排列X4，X8 & X16主办256M -的DRAM
C 0露米N A D D重新S S小（E S）
A 0 - A 9 ，A 1 ，A P，
B A0 ， BA 1
R 0 w带有D D重新S S小（E S）
A0 - A12,
BA0 ，B A1
C 0露米N A D D重新S S小
C 0加利德
C 0露米N A D D重新S S小
B ü FFE
R 0 w带有D D重新S S小
B ü FFE
FRE中文C 0加利德
ROW
D E联合德
列解码器
感测放大器&我（ O）总线
列解码器
感测放大器&我（ O）总线
M EM ORY
一个rray
流
解码器
列解码器
感测放大器&我（ O）总线
M EM ORY
一个RRA
ROW
D E联合德
列解码器
感测放大器&我（ O）总线
M EM ORY
一个RRA
流
生态D E
M EM ORY
一个RRA
BANK 0
B中的NK 1
2银行
B中的NK 3
8 1 96
x 20 4 8
×4 B它
81 9 2
x 2 0 48
×4 B它
8192
x 20 4 8
×4 B它
8 19 2
x 2048
×4 B它
在P ü T B ü FFE
ü ü TP T B ü FFE
0：N卓升的L- 克IC &
牛逼即时通讯在的G简岭至R
DQ0 - DQ3
CLK
CKE
CS
RAS
CAS
WE
DQM
S·P B 0 4 1 2 7 _2
框图64M ×4 SDRAM （13 /11/2寻址）
在网络连接霓虹灯技术
5
2002-04-23
QQ：2881677436 复制
