互联网数据表
HYB25DC256163CE
256 - Mbit的双倍数据速率SGRAM
1.1.1
描述
在256兆位双数据速率SGRAM是含有,动态随机存取存储器中的高速的CMOS
268435456位。它在内部配置为四银行DRAM 。
在256兆位双数据速率SGRAM使用双倍数据速率的体系结构来实现高速操作。双
数据速率的体系结构本质上是2n个预取结构以用于传输每个时钟两个数据字的接口
周期在I / O引脚。为256兆双倍数据速率SGRAM单一的读或写访问有效的由一个单一的
的2n比特宽,一个时钟的内部DRAM芯周期的数据传输和两个相应的n比特宽的,一个半时钟周期
数据传输的I / O引脚。
双向数据选通( DQS)与外部发送,与数据一起,用于在接收器中的数据采集应用。 DQS是
闪光灯在读取和写操作过程中的内存控制器由DDR SGRAM传输。 DQS是边沿对齐用
数据读取和中心对齐进行写入数据。
在256兆位双数据速率SGRAM工作在差分时钟( CK和CK ; CK的交叉变为高电平并
CK变低被称为CK的上升沿) 。命令(地址和控制信号)被注册在每
CK的上升沿。输入数据被登记在DQS的两个边缘,而输出数据被引用到的DQS的两个边缘,如
以及对CK.Read和写的两个边缘接入到DDR SGRAM被爆导向;存取开始以选定
位置和持续的编程序列位置的设定的号码。访问开始报名
的激活命令,然后接着是读或写命令。地址位注册暗合了
激活命令用于选择银行和行进行访问。在读或地址位重合注册
写命令用于选择银行和突发存取的起始列位置。
在DDR SGRAM提供了可编程的读或写的2,4或8个位置脉冲串长度。在自动预充电功能
可被使能,以提供一个自定时行预充电在脉冲串存取的端发起的。与标准的SDRAM ,
DDR SGRAMs的流水线,多组结构允许并发操作,从而提供高效
带宽隐藏行预充电和激活时间。
自动刷新模式与省电省电模式一起提供。所有输入均与行业兼容
标准SSTL_2 。所有输出SSTL_2 , II级兼容。
注:所描述的功能并包含在此数据表中的时序规格适用的DLL启用模式
操作。
表2
对于无铅产品订货信息
产品类型
HYB25DC256163CE-4
HYB25DC256163CE-5
HYB25DC256163CE-6
组织
×16
时钟( MHz)的
250
200
166
包
PG-TSOPII-66-2
记
1)
1 )符合RoHS产品:使用某些有害物质指令(RoHS )的电气和电子设备中限制的定义
在指令2002/95 /由27理事会,欧洲议会和2003年1月发行的这些物质包括汞EC ,
铅,镉,六价铬,多溴联苯和多溴联苯醚。
修订版1.1 , 2007-01
03292006-SR4U-HULB
4