HYB25D256[400/800/160]B[T/C](L)

256 - Mbit的双数据速率SDRAM ，模具版本B

数据表2003年1月， V1.1

特点

CAS延迟和频率

CAS延迟

2

2.5

最大工作频率（MHz ）

DDR200 DDR266 DDR266A

DDR333

-8

-7

-7F

-6

100

133

133

133

125

143

143

166

双倍数据速率的架构：两个数据传输

在每个时钟周期

双向数据选通（ DQS ）被发送

与数据接收，以便在拍摄中使用

在接收数据

DQS是边沿对齐的数据进行读取，并

中心对齐与写入数据

差分时钟输入（ CK和CK ）

四个内部银行的并发操作

数据掩模（DM）写入数据

DLL对齐DQ和DQS转换与CK

TRANSITIONS

进入每个积极的CK边缘的命令;

数据和数据屏蔽参考的两个边缘

的DQ

突发长度：2， 4或8个

CAS延时： （1.5） ，2， 2.5 ，（3）

自动预充电选项，每个突发访问

自动刷新和自刷新模式

7.8ms最大平均周期刷新

间隔（ 8K刷新）

2.5V （ SSTL_2兼容）I / O

V

DDQ

= 2.5V ± 0.2V / V

DD

= 2.5V ± 0.2V

TSOP66封装

60球BGA W / 3消除爆音行（ “ chipsize封装

年龄“ ） 12毫米×8毫米。

描述

256MB的DDR SDRAM是高速CMOS ，

含268435456动态随机存取存储器

位。它在内部配置为四银行DRAM 。

256MB的DDR SDRAM采用双数据速率架构设计师用手工

tecture以实现高速操作。双数据

率的架构基本上是一个

2n

预取架构

以设计成每两个数据字传送的接口

时钟周期的I / O引脚。一个单一的读或写访问

为256Mb的DDR SDRAM有效地由一个赎罪的

GLE

2n-bit

宽，一个时钟周期的数据在间转移

最终DRAM核心，两个对应的正位宽，单

半个时钟周期数据传输的I / O引脚。

双向数据选通（ DQS ）是外部发送。

与数据一起，用于在接收器中的数据采集应用。

DQS是在由DDR SDRAM传输频闪

读取和写操作过程中的内存控制器。 DQS

是边沿对齐的数据进行读取和居中对齐

与写入数据。

256MB的DDR SDRAM的差分工作

时钟（ CK和CK ， CK的交叉变为高电平和CK

变低被称为CK的上升沿） 。

命令（地址和控制信号）被登记在

CK的每个上升沿。输入数据被登记在两个

DQS的边缘，和输出数据是参照两

DQS的边缘，以及与CK的两个边缘。

读取和写入访问到DDR SDRAM是迸发

导向;存取开始在一个选定的位置和反对

tinue的位置在一个亲一个设定的号码

编程序列。访问开始报名

激活命令，然后接着读了

或写命令。地址位重合注册

在激活命令用于选择银行和

2003-01-09, V1.1

要访问的行。地址位注册coinci-

凹痕的读或写命令用于选择

银行和突发的起始列位置

访问。

在DDR SDRAM提供了可编程只读或

写的2，4或8个位置脉冲串长度。在自动预

充电功能可被使能，以提供一个自定时

行预充电的脉冲串的端部被启动，它将

访问。

与标准的SDRAM ，流水线，多组架构设计师用手工

的DDR SDRAM的tecture允许并发操作，

从而通过隐藏行提供高效带宽

预充电及激活时间。

自动刷新模式用功率储蓄提供沿

荷兰国际集团掉电模式。所有的输入都与兼容

JEDEC标准SSTL_2 。所有输出SSTL_2 ，

II级兼容。

注意：

所描述的功能和定时specifi-

包含在此数据表的阳离子是启用的DLL

操作模式。

第77页1

HYB25D256[400/800/160]B[T/C](L)

256 - Mbit的双数据速率SDRAM ，模具版本B

订购信息

产品型号

a

HYB25D256400BT(L)-6

HYB25D256800BT(L)-6

HYB25D256160BT(L)-6

HYB25D256400BT(L)-7

HYB25D256800BT(L)-7

HYB25D256160BT(L)-7

HYB25D256400BT(L)-7F

HYB25D256800BT(L)-7F

HYB25D256160BT(L)-7F

HYB25D256400BT(L)-8

HYB25D256800BT(L)-8

HYB25D256160BT(L)-8

HYB25D256400BC(L)-6

HYB25D256800BC(L)-6

HYB25D256160BC(L)-6

HYB25D256400BC(L)-7

HYB25D256800BC(L)-7

HYB25D256160BC(L)-7

HYB25D256400BC(L)-7F

HYB25D256800BC(L)-7F

HYB25D256160BC(L)-7F

HYB25D256400BC(L)-8

HYB25D256800BC(L)-8

HYB25D256160BC(L)-8

组织。

x4

x8

x16

x4

x8

x16

x4

x8

x16

x4

x8

x16

x4

x8

x16

x4

x8

x16

x4

x8

x16

x4

x8

x16

125

100

DDR200

2-2-2

DDR266

143

DDR266A

2.5-3-3

166

2-3-3

133

DDR333

60球P- FBGA

125

100

DDR200

2-2-2

DDR266

143

DDR266A

CAS- RCD -RP

潜伏期

2.5-3-3

时钟

（兆赫）

166

CAS- RCD -RP

潜伏期

2-3-3

时钟

（兆赫）

133

速度

DDR333

包

66引脚P- TSOP - II

一。 HYB ：代号为内存组件

25D ： DDR -I在VDDQ = 2.5V的SDRAM

256 ： 256Mb的密度

400/800/160 ：产品差异x4，x8和x16的

B：模具修订版B

C / T：包装类型FBGA和TSOP

L：低功耗版本（可选） - 这些组件是专门选择低IDD6自刷新电流

-5 / 6/7 / 7F / 8 ：速度等级 - 见附表

第77页2

2003-01-09, V1.1

HYB25D256[400/800/160]B[T/C](L)

256 - Mbit的双数据速率SDRAM ，模具版本B

引脚配置（ TSOP66 ）

V

DD

NC

V

DDQ

NC

DQ0

V

SSQ

NC

NC

V

DDQ

NC

DQ1

V

SSQ

NC

NC

V

DDQ

NC

NC

V

DD

NC

NC

WE

CAS

RAS

CS

NC

BA0

BA1

A10/AP

A0

A1

A2

A3

V

DD

V

DD

DQ0

V

DDQ

NC

DQ1

V

SSQ

NC

DQ2

V

DDQ

NC

DQ3

V

SSQ

NC

NC

V

DDQ

NC

NC

V

DD

NC

NC

WE

CAS

RAS

CS

NC

BA0

BA1

A10/AP

A0

A1

A2

A3

V

DD

V

DD

DQ0

V

DDQ

DQ1

DQ2

V

SSQ

DQ3

DQ4

V

DDQ

DQ5

DQ6

V

SSQ

DQ7

NC

V

DDQ

LDQS

NC

V

DD

NC

LDM

WE

CAS

RAS

CS

NC

BA0

BA1

A10/AP

A0

A1

A2

A3

V

DD

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

32

33

16MB ×16

32MB ×8

64MB ×4

66

65

64

63

62

61

60

59

58

57

56

55

54

53

52

51

50

49

48

47

46

45

44

43

42

41

40

39

38

37

36

35

34

V

SS

DQ15

V

SSQ

DQ14

DQ13

V

DDQ

DQ12

DQ11

V

SSQ

DQ10

DQ9

V

DDQ

DQ8

NC

V

SSQ

UDQS

NC

V

REF

V

SS

UDM

CK

CK

CKE

NC

A12

A11

A9

A8

A7

A6

A5

A4

V

SS

V

SS

DQ7

V

SSQ

NC

DQ6

V

DDQ

NC

DQ5

V

SSQ

NC

DQ4

V

DDQ

NC

NC

V

SSQ

的DQ

NC

V

REF

V

SS

DM

CK

CK

CKE

NC

A12

A11

A9

A8

A7

A6

A5

A4

V

SS

V

SS

NC

V

SSQ

NC

DQ3

V

DDQ

NC

NC

V

SSQ

NC

DQ2

V

DDQ

NC

NC

V

SSQ

的DQ

NC

V

REF

V

SS

DM

CK

CK

CKE

NC

A12

A11

A9

A8

A7

A6

A5

A4

V

SS

第77页3

2003-01-09, V1.1

HYB25D256[400/800/160]B[T/C](L)

256 - Mbit的双数据速率SDRAM ，模具版本B

引脚配置（ FBGA ）

1

VSSQ

NC

NC

NC

NC

VREF

2

NC

VDDQ

VSSQ

VDDQ

VSSQ

VSS

CLK

A12

A11

A8

A6

A4

3

VSS

DQ3

NC

DQ2

的DQ

DM

CLK

CKE

A9

A7

A5

VSS

A

B

C

D

E

F

G

H

J

K

L

M

7

VDD

DQ0

NC

DQ1

NC

NC

WE

RAS

BA1

A0

A2

VDD

8

NC

VSSQ

VDDQ

VSSQ

VDDQ

VDD

CAS

CS

BA0

A10/AP

A1

A3

9

VDDQ

NC

NC

NC

NC

NC

1

VSSQ

NC

NC

NC

NC

VREF

2

DQ7

VDDQ

VSSQ

VDDQ

VSSQ

VSS

CLK

A12

A11

A8

A6

A4

3

VSS

DQ6

DQ5

DQ4

的DQ

DM

CLK

CKE

A9

A7

A5

VSS

A

B

C

D

E

F

G

H

J

K

L

M

7

VDD

DQ1

DQ2

DQ3

NC

NC

WE

RAS

BA1

A0

A2

VDD

8

DQ0

VSSQ

VDDQ

VSSQ

VDDQ

VDD

CAS

CS

BA0

A10/AP

A1

A3

9

VDDQ

NC

NC

NC

NC

NC

(x4)

顶视图（看穿包球）

1

2

3

VSS

A

B

C

D

E

F

G

H

J

K

L

M

7

VDD

DQ2

DQ4

DQ6

8

DQ0

VSSQ

VDDQ

VSSQ

9

VDDQ

DQ1

DQ3

DQ5

DQ7

NC

( x8 )

VSSQ DQ15

DQ14 VDDQ DQ13

DQ12 VSSQ DQ11

DQ10 VDDQ

DQ8

VREF

DQ9

VSSQ UDQS

VSS

CLK

A12

A11

A8

A6

A4

UDM

CLK

CKE

A9

A7

A5

VSS

LDQS VDDQ

LDM

WE

RAS

BA1

A0

A2

VDD

VDD

CAS

CS

BA0

A10/AP

A1

A3

( x 16 )

第77页4

2003-01-09, V1.1

HYB25D256[400/800/160]B[T/C](L)

256 - Mbit的双数据速率SDRAM ，模具版本B

输入/输出功能描述

符号

CK ， CK

TYPE

输入

功能

时钟：

CK和CK是差分时钟输入。所有地址和控制输入信号SAM-

PLED的CK和CK的下降沿的正面边缘的交叉。输出（读出）数据

是相对于CK和CK的交叉（交叉的两个方向） 。

时钟使能：

CKE高激活，并且CKE低停用，内部时钟信号和

装置的输入缓冲器和输出驱动器。以CKE低提供预充电断电

和自刷新操作（所有银行闲置） ，或Active掉电（行活动在任何一家银行） 。

CKE是同步进行断电的入口和出口，以及用于自刷新进入。 CKE是异步的

异步的自刷新退出。 CKE必须保持高通量读写

访问。输入缓冲器，但不包括CK ， CK和CKE是在断电期间禁用。输入

缓冲区，不包括CKE ，是在自刷新无效。

片选：

当CS为高电平注册的所有命令被屏蔽。 CS为克斯特

在与多家银行系统，银行最终选择。 CS被认为是命令的一部分

代码。该标准引脚包括一个CS引脚。

输入命令：

RAS ， CAS和WE （连同CS ）被定义输入的命令。

输入数据掩码：

DM为输入掩码信号为写入数据。输入数据被屏蔽时的DM

在写访问权限进行采样与输入数据的高重合。 DM进行采样

DQS的两个边缘。虽然DM引脚的输入而已， DM加载的DQ和匹配

DQS装载。

银行地址输入：

BA0和BA1确定哪个银行的积极，读，写或预

充电指令被施加。 BA0和BA1还确定了模式寄存器或

扩展模式寄存器中一个MRS或EMRS周期要被访问。

地址输入：

提供行地址为有效命令，并且列地址

和自动预充电位为读/写命令，以选择一个位置从存储器中

阵列中的各行。预充电命令时A10进行采样，以确定

无论是预充电适用于一家银行（ A10 LOW）或所有银行（ A10 HIGH ） 。如果只有一个

银行要预充电，该行被选中BA0 ， BA1 。地址输入还提供了

一个模式寄存器设置命令在操作码。

数据输入/输出：

数据总线。

数据选通：

输出读取数据，输入与写入数据。边沿对齐的读数据，岑

在篇幅中写入数据。用于捕获写数据。

无连接：

无内部电气连接是否存在。

供应

供应

供应

供应

供应

DQ电源：

2.5V

±

0.2V.

DQ地面

电源：

2.5V

±

0.2V.

地

SSTL_2参考电压：

(V

DDQ

/ 2)

CKE

输入

CS

RAS ， CAS ， WE

输入

输入

DM

输入

BA0 ， BA1

输入

A0 - A12

输入

DQ

的DQ

NC

V

DDQ

V

SSQ

V

DD

V

SS

V

REF

输入/输出

输入/输出

第77页5

2003-01-09, V1.1

数据手册，版本1.2 ， 2004年2月

HYB25D256400B[T/C](L)

HYB25D256800B[T/C](L)

HYB25D256160B[T/C](L)

256兆双倍数据速率SDRAM

DDR SDRAM

存储器产品

的Ne V é

S T O·P

吨H I N·K I N克。

版2004-02

出版英飞凌科技股份公司，

圣 - 马丁大街53 ，

81669慕尼黑，德国

英飞凌科技股份公司2004年。

版权所有。

请注意！

此处的信息给出描述某些组件，不得被认为是一个保证

的特点。

交货条件和权利，以技术变革保留。

在此，我们不承担任何及所有担保，包括但不限于非侵权的保证，关于

电路，说明和图表说明本发明。

信息

有关技术，交货条款及条件和价格的进一步信息，请联系离您最近的

英飞凌科技厅（ www.Infineon.com ） 。

警告

由于技术要求组件可能含有危险物质。有关的各类信息

的问题，请联系距您最近在网络霓虹技术连接CE认证。

在网络连接霓虹灯技术的组件只能用于生命支持设备或系统的明确的书面

的在网络连接氖技术批准，如果可以合理预期此类组件的故障引起的故障

生命支持设备或系统，或影响该设备或系统的安全性或有效性。生命支持

装置或系统，意在被植入人体，或支持和/或保持和维持

和/或保护人的生命。如果失败了，这是合理的假设，该用户或其他人的健康可能

受到威胁。

数据手册，版本1.2 ， 2004年2月

HYB25D256400B[T/C](L)

HYB25D256800B[T/C](L)

HYB25D256160B[T/C](L)

256兆双倍数据速率SDRAM

DDR SDRAM

存储器产品

的Ne V é

S T O·P

吨H I N·K I N克。

HYB25D256400B [T / C ] （L ） ， HYB25D256800B [T / C ] （L ） ， HYB25D256160B [T / C]（ L）

修订历史：

以前的版本：

页面

修订版1.2

所有

62-66

所有

产品附加值HYB25D256800BT - 5 ， HYB25D256160BT - 5 ， HYB25D256400BC - 5

表19和20纠正AC时序值是符合JEDEC标准

编辑修改

修订版1.2

V1.1

2004-02

2003-01

科目（自上次调整的重大变化）

我们倾听您的意见

你觉得本文件中的任何信息是错误的，不明确或缺少呢？

您的反馈将帮助我们不断改进本文档的质量。

请将您的建议（包括参照本文档） ：

techdoc.mp@infineon.com

模板：

mp_a4_v2.2_2003-10-07.fm

HYB25D256[400/800/160]B[T/C](L)

256兆位双数据速率SDRAM的

1

1.1

1.2

2

3

3.1

3.2

3.2.1

3.2.2

3.2.3

3.2.4

3.3

3.3.1

3.3.2

3.4

3.5

3.5.1

3.5.2

3.5.3

3.5.4

3.5.5

3.6

4

4.1

4.2

4.3

4.4

4.4.1

5

6

概观

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

特色： 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 6

说明。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 6

引脚配置

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

功能说明

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

初始化。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

模式寄存器定义。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

突发长度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

突发类型。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

读取延迟。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

操作模式。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

扩展模式寄存器。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

DLL使能/禁用。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

输出驱动强度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

命令。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

操作。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

银行/行激活。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

读取。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

写道。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

预充电。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

掉电。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

简化的状态图。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

电气特性

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

工作条件。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

一般强度拉下来，拉特点。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

实力弱上拉下来，拉特点。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

交流特性。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

I

DD

目前的测量条件。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

15

15

16

17

17

18

19

20

20

20

21

24

24

25

33

47

48

53

54

54

56

58

60

68

时序图

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

包装纲要

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

数据表

5

修订版1.2 ， 2004-02

02102004-TSR1-4ZWW