互联网数据表
HYB25D128xxxC[C/E/F/T](L)
128 - Mbit的双数据速率SDRAM
HYB25D128160C [E / F / T] ， HYB25D128400C [C / E / T]
修订历史： 2007-02 ，牧师1.6
页面
所有
5
所有
科目（自上次调整的重大变化）
改编网络版
新增HYB25D128800CE -7和HYB25D128800CT -5-
更新奇梦达
上一个版本： 2006-09 ，牧师1.51
上一个版本： 2006-02 ，牧师1.5
我们倾听您的意见
你觉得本文件中的任何信息是错误的，不明确或缺少呢？
您的反馈将帮助我们不断改进本文档的质量。
请将您的建议（包括参照本文档） ：
techdoc@qimonda.com
qag_techdoc_rev400 / 3.2质量保证小组/ 2006-08-07
03292006-U5AN-6TI1
2
互联网数据表
HYB25D128xxxC[C/E/F/T](L)
128 - Mbit的双数据速率SDRAM
1
1.1
概观
特点
本章包含的功能和说明。
双倍数据速率的架构：每个时钟周期两个数据传输
双向数据选通（ DQS）进行传输和接收的数据，在接收机处捕获数据中使用
DQS是边沿对齐的数据进行读取和居中对齐进行写入数据
差分时钟输入
四大银行内部的并发操作
数据掩码（DM）写入数据
DLL对齐DQ和DQS转换与CK转换
命令中输入的每个正CK边缘;数据和数据屏蔽参照DQS的两个边缘
突发长度：2， 4或8个
CAS延迟： 2 ， 2.5 ， 3
自动预充电选项为每个突发访问
自动刷新和自刷新模式
RAS-锁定支持
t
RAP
=
t
RCD
7.8
s
最大平均周期刷新间隔
2.5 V （ SSTL_2兼容）I / O
V
DDQ
= 2.5 V
±
0.2 V （ DDR266A ， DDR333 ） ;
V
DDQ
= 2.6 V
±
0.1 V（ DDR400 ）
V
DD
= 2.5 V
±
0.2 V （ DDR266A ， DDR333 ） ;
V
DD
= 2.6 V
±
0.1 V（ DDR400 ）
P（ G） -TFBGA - 60封装， 3无人区行（ 8
×
12 mm
2
)
P（ G） -TSOPII - 66封装
铅和halogene无=绿色产品
表1
性能
产品型号代码的运行速度
速度等级
马克斯。时钟频率
部件
模块
@CL3
@CL2.5
@CL2
–5
DDR400B
PC3200-3033
–6
DDR333
PC2700–2533
166
166
133
–7
DDR266A
PC2100-2033
—
143
133
单位
—
—
兆赫
兆赫
兆赫
f
CK3
f
CK2.5
f
CK2
200
166
133
修订版1.6 ， 2007-02
03292006-U5AN-6TI1
3
互联网数据表
HYB25D128xxxC[C/E/F/T](L)
128 - Mbit的双数据速率SDRAM
1.2
描述
读取和写入访问到DDR SDRAM是迸发
导向;存取开始在一个选定的位置，并继续
对于地点在编程设定的号码
序列。访问开始与Active注册
命令，然后接着读或写
命令。地址位注册暗合了
ACTIVE命令用于选择银行和行是
访问。地址位注册暗合了
读或写命令用于选择银行和
开始为突发访问列位置。
在DDR SDRAM提供了可编程的读或写
2 ，4或8的位置突发长度。在自动预充电
功能可被使能，以提供一个自定时排
预充电时的突发访问结束时启动的。
与标准的SDRAM ，流水线，多组
架构
DDR SDRAM的允许并发
操作，从而通过提供高有效带宽
隐藏行预充电和激活时间。
自动刷新模式以及一个省电设置
掉电模式。所有输入均与JEDEC兼容
标准SSTL_2 。所有输出SSTL_2 ， II类
兼容。
注意：所描述的功能和定时
包含在此数据表规格为
DLL中启用的操作模式。
在128兆位双数据速率SDRAM的是一个高速
的CMOS，包含动态随机存取存储器
134217728位。它在内部配置为四银行
DRAM 。
在128兆位双数据速率SDRAM采用一个双
数据速率的体系结构来实现高速操作。该
双倍数据速率的体系结构本质上是一个
2n
预取
建筑与设计为传输两个数据接口
每个时钟周期的话在I / O引脚。一个单一的读或写
ACCESS
为
该
128 - Mbit的双数据速率SDRAM
有效地由一个单一的
2n-bit
宽，一个时钟周期
在内部DRAM芯和2的数据传输
对应的n比特宽的二分之一时钟周期的数据传输
在I / O引脚。
双向数据选通（ DQS ）是外部发送。
与数据一起，用于在接收器中的数据采集应用。 DQS
由DDR SDRAM中读取频闪发射
并通过在写入内存控制器。 DQS是边沿
与读取数据对齐和居中对齐与数据
写道。
在128兆位双数据速率SDRAM从操作
差分时钟（ CK和CK ， CK的路口去HIGH
和CK变低被称为CK的上升沿） 。
命令（地址和控制信号）被登记在
CK的每个上升沿。输入数据被登记在两个
DQS的边缘，和输出数据被引用到的两个边缘
DQS ，以及对照的两个边缘。
修订版1.6 ， 2007-02
03292006-U5AN-6TI1
4
互联网数据表
HYB25D128xxxC[C/E/F/T](L)
128 - Mbit的双数据速率SDRAM
表2
订购Informationfor不符合RoHS的产品
产品型号
1)
HYB25D128160CT–5
HYB25D128800CT–5
HYB25D128800CT–6
HYB25D128160CT–6
HYB25D128400CT–7
HYB25D128800CC–5
HYB25D128400CC–6
HYB25D128800CC–6
组织。
×16
×8
×8
×16
×4
×8
×4
×8
3-3-3
2.5-3-3
143
200
166
2.5-3-3
2-3-3
166
133
DDR266A
DDR400B
DDR333
2.5-3-3
166
2-3-3
133
DDR333
CAS- RCD-
时钟
RP潜伏期（兆赫）
3-3-3
200
CAS- RCD -RP时钟
潜伏期
（兆赫）
2.5-3-3
166
速度
DDR400B
包
记
2)
P- TSOPII - 66-2 -
—
—
—
—
P- FBGA - 60-12 -
—
—
表3
订单信息符合RoHS的产品
产品型号
1)
HYB25D128160CE–5
HYB25D128800CE–5
HYB25D128800CF–5
HYB25D128160CE–6
HYB25D128400CE–6
HYB25D128800CE–6
HYB25D128800CF–6
HYB25D128400CE–7
HYB25D128800CE–7
×4
×8
143
×16
×4
×8
2.5-3-3
166
2-3-3
133
DDR333
组织。
×16
×8
CAS- RCD -RP
潜伏期
3-3-3
时钟CAS- RCD -RP
（ MHz）的潜伏期
200
2.5-3-3
时钟
（兆赫）
166
速度
包
记
2)
DDR400B PG- TSOPII - 66-1 -
—
PG- FBGA - 60-19 -
PG- TSOPII - 66-1 -
—
—
PG- FBGA - 60-19 -
DDR266A PG- TSOPII - 66-1 -
—
1 ） HYB ：代号为内存组件25D ： DDR SDRAM芯片的
V
DDQ
= 2.5 V 128 ： 128兆位密度400/800/160 ：产品差异
×4,
×8
和
×16
C：模具修订CT / E / C：封装形式TSOP和FBGA L：低功率版（应要求提供） - 这些组件
特别选择低
I
DD6
自刷新电流-5 / 6/7 / 7F / 8 ：速度等级 - 见
表2
2 ）符合RoHS产品：使用某些有害物质指令（RoHS ）的电气和电子设备中限制的定义
在指令2002/95 /由27理事会，欧洲议会和2003年1月发行的这些物质包括汞EC ，
铅，镉，六价铬，多溴联苯和多溴联苯醚。
修订版1.6 ， 2007-02
03292006-U5AN-6TI1
5
QQ：2881677436 复制
