互联网数据表
HYB18TC256160AF
256兆位双数据速率 - 双SDRAM的
HYB18TC256160AF
修订历史： 2007-04 ，牧师1.20
页面
98
科目（自上次调整的重大变化）
纠正激进党在表中的第7.2章
上一个版本： 2006-02 ，牧师1.10
我们倾听您的意见
你觉得本文件中的任何信息是错误的，不明确或缺少呢？
您的反馈将帮助我们不断改进本文档的质量。
请将您的建议（包括参照本文档） ：
techdoc@qimonda.com
qag_techdoc_rev400 / 3.2质量保证小组/ 2006-07-21
03062006-H3V1-XJT4
2
互联网数据表
HYB18TC256160AF
256兆位双数据速率 - 双SDRAM的
1
概观
本章提供了256兆双倍数据速率- SDRAM两个产品系列的概述，并介绍了其主要
的特点。
1.1
特点
256 - Mbit的双数据速率 - 双SDRAM提供以下主要功能：
数据掩码（ DM ），用于写入数据
1.8 V
±
0.1 V电源1.8 V
±
0.1 V（ SSTL_18 ）
兼容的I / O
中科院发布了可编程的附加延迟更好
DRAM的组织与/ 4 ， 8和16的数据输出
指令和数据总线效率
双倍数据速率 - 双架构：两个数据传输
片外驱动器阻抗调整（ OCD）和开 -
每个时钟周期四个内部银行的并发操作
模端接（ ODT）为更好的信号质量
CAS延时： 3 ，4，5
自动预充电操作进行读取和写入突发
突发长度： 4和8
自动刷新，自刷新和节能电源 -
差分时钟输入（ CK和CK ）
断模式
双向，差分数据选通（ DQS和DQS ）是
平均更新周期7.8
s
在
T
例
低于
发送/接收的数据。与读取边缘对齐
85 °C, 3.9
s
在85 ℃和95 ℃下
数据中心对齐与写入数据
支持最高温度自刷新模式
DLL对齐DQ和DQS转换时钟
（ EMR2 A7 ）
DQS可以用于单端数据选通信号被禁止
完整和强度降低数据输出驱动器
手术
1K大小页面
进入每个时钟上升沿命令，数据和
封装： PG - TFBGA -84
数据掩码被引用到的DQS的两个边缘
符合RoHS标准的产品
1)
表1
对于-3S性能表
产品型号代码的运行速度
速度等级
马克斯。时钟频率
@CL5
@CL4
@CL3
分钟。 RAS -CAS延迟
分钟。行预充电时间
分钟。行活动时间
分钟。行周期时间
–3S
DDR2-667D 5-5-5
单位
—
兆赫
兆赫
兆赫
ns
ns
ns
ns
f
CK5
f
CK4
f
CK3
t
RCD
t
RP
t
RAS
t
RC
333
266
200
15
15
45
60
1 ）符合RoHS产品：使用某些有害物质指令（RoHS ）的电气和电子设备中限制的定义
在指令2002/95 /由27理事会，欧洲议会和2003年1月发行的这些物质包括汞EC ，
铅，镉，六价铬，多溴联苯和多溴联苯醚。
牧师1.20 ， 2007-04
03062006-H3V1-XJT4
3
互联网数据表
HYB18TC256160AF
256兆位双数据速率 - 双SDRAM的
表2
为-3.7性能表
产品型号代码的运行速度
速度等级
马克斯。时钟频率
@CL5
@CL4
@CL3
分钟。 RAS -CAS延迟
分钟。行预充电时间
分钟。行活动时间
分钟。行周期时间
–3.7
DDR2-533C 4-4-4
单位
—
兆赫
兆赫
兆赫
ns
ns
ns
ns
f
CK5
f
CK4
f
CK3
t
RCD
t
RP
t
RAS
t
RC
266
266
200
15
15
45
60
表3
性能表-5
产品型号代码的运行速度
速度等级
马克斯。时钟频率
@CL5
@CL4
@CL3
分钟。 RAS -CAS延迟
分钟。行预充电时间
分钟。行活动时间
分钟。行周期时间
–5
DDR2-400B 3-3-3
单位
—
兆赫
兆赫
兆赫
ns
ns
ns
ns
f
CK5
f
CK4
f
CK3
t
RCD
t
RP
t
RAS
t
RC
200
200
200
15
15
40
55
1.2
描述
所有的控制和地址输入与同步
对外部提供的差分时钟。输入是
锁存的差分时钟的交叉点（CK上升沿和
CK下降） 。所有I / O都具有单端同步
在源同步DQS或差分DQS ， DQS对
时尚。
15位地址总线用于传送行，列和行
解决一个RAS- CAS复用样式信息。
在DDR2器件采用1.8 V
±
0.1 V电源
供应量。提供自动刷新和自刷新模式
随着各种节能省电模式。
描述的功能性和时序规范
包括在这个数据表是的DLL启用模式
操作。
在DDR2 SDRAM可在PG- TFBGA -84封装。
256兆位的DDR2 DRAM是一种高速双数据 -
率两个CMOS同步DRAM设备。在DRAM
包含268435456位和内部配置为
四银行DRAM 。在256兆位设备被组织成任
16兆位
×4
I / O
×4
银行， 8兆
×8
I / O
×4
银行或4兆位
×16
I / O
×4
银行芯片。这些同步设备实现高
起价400 MB /秒/针一般的速度传输率
应用程序。请参阅表的性能数据。
该设备被设计为符合所有DDR2 DRAM的关键
产品特点：
1.发布与CAS延迟时间相加，
2.写入延迟=读取延迟 - 1 ，
3.正常和实力弱的数据输出驱动器，
4.片外驱动器（ OCD ）阻抗调节
5.片上端接（ ODT ）的功能。
牧师1.20 ， 2007-04
03062006-H3V1-XJT4
4
互联网数据表
HYB18TC256160AF
256兆位双数据速率 - 双SDRAM的
表4
对于符合RoHS的产品订货信息
产品型号
HYB18TC256160AF–3S
HYB18TC256160AF–3.7
HYB18TC256160AF–5
1)
2)
3)
4)
组织。速度
×16
×16
×16
DDR2–667
DDR2–533
DDR2–400
CAS
1)
RCD
2)
RP
3)
潜伏期
5–5–5
4–4–4
3–3–3
时钟频率（MHz ）封装
333
266
200
PG-TFBGA-84
PG-TFBGA-84
PG-TFBGA-84
记
4)
CAS ：列联系地址选通
RCD ：行列延时
RP ：行预充电
符合RoHS产品：利用在电子电气设备中某些有害物质指令（RoHS ）的限制，定义
在指令2002/95 /由27理事会，欧洲议会和2003年1月发行的这些物质包括汞EC ，
铅，镉，六价铬，多溴联苯和多溴联苯醚。
注：有关产品命名看
第九章
这个数据表
牧师1.20 ， 2007-04
03062006-H3V1-XJT4
5
互联网数据表
HYB18TC256160AF
256兆位双数据速率 - 双SDRAM的
HYB18TC256160AF
修订历史： 2007-02 ，牧师1.1
页面
所有
所有
科目（自上次调整的重大变化）
改编网络版
各种编辑修改
上一个版本： 2005-07 ，牧师1.0
我们倾听您的意见
你觉得本文件中的任何信息是错误的，不明确或缺少呢？
您的反馈将帮助我们不断改进本文档的质量。
请将您的建议（包括参照本文档） ：
techdoc@qimonda.com
qag_techdoc_rev400 / 3.2质量保证小组/ 2006-07-21
03062006-H3V1-XJT4
2
互联网数据表
HYB18TC256160AF
256兆位双数据速率 - 双SDRAM的
1
概观
本章提供了256兆双倍数据速率- SDRAM两个产品系列的概述，并介绍了其主要
的特点。
1.1
特点
256 - Mbit的双数据速率 - 双SDRAM提供以下主要功能：
数据掩码（ DM ），用于写入数据
1.8 V
±
0.1 V电源1.8 V
±
0.1 V（ SSTL_18 ）
兼容的I / O
中科院发布了可编程的附加延迟更好
DRAM的组织与/ 4 ， 8和16的数据输出
指令和数据总线效率
双倍数据速率 - 双架构：两个数据传输
片外驱动器阻抗调整（ OCD）和开 -
每个时钟周期四个内部银行的并发操作
模端接（ ODT）为更好的信号质量
CAS延时： 3 ，4，5
自动预充电操作进行读取和写入突发
突发长度： 4和8
自动刷新，自刷新和节能电源 -
差分时钟输入（ CK和CK ）
断模式
双向，差分数据选通（ DQS和DQS ）是
平均更新周期7.8
s
在
T
例
低于
发送/接收的数据。与读取边缘对齐
85 °C, 3.9
s
在85 ℃和95 ℃下
数据中心对齐与写入数据
支持最高温度自刷新模式
DLL对齐DQ和DQS转换时钟
（ EMR2 A7 ）
DQS可以用于单端数据选通信号被禁止
完整和强度降低数据输出驱动器
手术
1K大小页面
进入每个时钟上升沿命令，数据和
封装： PG - TFBGA -84
数据掩码被引用到的DQS的两个边缘
符合RoHS标准的产品
1)
表1
对于-3S性能表
产品型号代码的运行速度
速度等级
马克斯。时钟频率
@CL5
@CL4
@CL3
分钟。 RAS -CAS延迟
分钟。行预充电时间
分钟。行活动时间
分钟。行周期时间
–3S
DDR2-667D 5-5-5
单位
—
兆赫
兆赫
兆赫
ns
ns
ns
ns
f
CK5
f
CK4
f
CK3
t
RCD
t
RP
t
RAS
t
RC
333
266
200
15
15
45
60
1 ）符合RoHS产品：使用某些有害物质指令（RoHS ）的电气和电子设备中限制的定义
在指令2002/95 /由27理事会，欧洲议会和2003年1月发行的这些物质包括汞EC ，
铅，镉，六价铬，多溴联苯和多溴联苯醚。
修订版1.1 ， 2007-02
03062006-H3V1-XJT4
3
互联网数据表
HYB18TC256160AF
256兆位双数据速率 - 双SDRAM的
1.2
描述
所有的控制和地址输入与同步
对外部提供的差分时钟。输入是
锁存的差分时钟的交叉点（CK上升沿和
CK下降） 。所有I / O都具有单端同步
在源同步DQS或差分DQS ， DQS对
时尚。
15位地址总线用于传送行，列和行
解决一个RAS- CAS复用样式信息。
在DDR2器件采用1.8 V
±
0.1 V电源
供应量。提供自动刷新和自刷新模式
随着各种节能省电模式。
描述的功能性和时序规范
包括在这个数据表是的DLL启用模式
操作。
在DDR2 SDRAM可在PG- TFBGA -84封装。
256兆位的DDR2 DRAM是一种高速双数据 -
率两个CMOS同步DRAM设备。在DRAM
包含268435456位和内部配置为
四银行DRAM 。在256兆位设备被组织成任
16兆位
×4
I / O
×4
银行， 8兆
×8
I / O
×4
银行或4兆位
×16
I / O
×4
银行芯片。这些同步设备实现高
起价400 MB /秒/针一般的速度传输率
应用程序。请参阅表的性能数据。
该设备被设计为符合所有DDR2 DRAM的关键
产品特点：
1.发布与CAS延迟时间相加，
2.写入延迟=读取延迟 - 1 ，
3.正常和实力弱的数据输出驱动器，
4.片外驱动器（ OCD ）阻抗调节
5.片上端接（ ODT ）的功能。
表4
对于符合RoHS的产品订货信息
产品型号
HYB18TC256160AF–3S
HYB18TC256160AF–3.7
HYB18TC256160AF–5
1)
2)
3)
4)
组织。速度
×16
×16
×16
DDR2–667
DDR2–533
DDR2–400
CAS
1)
RCD
2)
RP
3)
潜伏期
5–5–5
4–4–4
3–3–3
时钟频率（MHz ）封装
333
266
200
PG-TFBGA-84
PG-TFBGA-84
PG-TFBGA-84
记
4)
CAS ：列联系地址选通
RCD ：行列延时
RP ：行预充电
符合RoHS产品：利用在电子电气设备中某些有害物质指令（RoHS ）的限制，定义
在指令2002/95 /由27理事会，欧洲议会和2003年1月发行的这些物质包括汞EC ，
铅，镉，六价铬，多溴联苯和多溴联苯醚。
注：有关产品命名看
第九章
这个数据表
修订版1.1 ， 2007-02
03062006-H3V1-XJT4
5
QQ：2881677436 复制
