在一台S何鄂T，R EV 。 0 0.8 5 ，鸭河2 00 4
YS72牛逼640 00 [G / H ] R - X -A
（ 5月12日M B T E ）
YS72牛逼128 00 0 [G / H] R-X -A
（ 1个G B Y形T E ）
YS72牛逼128 02 0 [G / H] R-X -A
（ 1个G B Y形T E ）
YS72牛逼256 02 0 [G / H] R-X -A
（ 2 G B Y形T E ）
YS72牛逼256 22 0 [G / H] R-X -A
（ 2 G B Y形T E ）
DDR 2注册istered我莫RY莫DUL ES
M EM或y P OD UC吨s
的Ne V é
S T O·P
吨H I N·K I N克。
HYS72T[256/128/64][0/2][0/2]0[G/H]R-[5/3.7]-A
初步数据表版本0.85 （ 2004年4月）
低调的240针注册DDR2 SDRAM模块数据表
512兆字节， 1 GB的& 2 GB的模块
PC2-3200R ， PC2-4300R
240针注册8字节的ECC双列直插式
DDR2 SDRAM模组的PC ，工作站
和服务器主内存的应用
一个等级的64Mb X 72 ，128Mb X 72和
2 128Mb的行列
×
72和256MB X 72
组织
JEDEC标准的双倍数据速率2
同步DRAM （ DDR2 SDRAM芯片）与
+ 1.8 V （ ± 0.1 V）电源
512MB和1GB modulesModules建成
512MB DDR2 SDRAM的60球FBGA
chipsize包
两个版本的2 GB模块
建有63球FBGA封装双芯片chipsiz
E封装
(
2× 512MB的组件）或60球FBGA封装
性能：
速度等级指标
组件速度等级的模块
模块速度等级
最大。时钟频率@ CL = 3
马克斯。时钟频率@ CL = 4 & 5
–5
DDR2–400
PC2–3200R
200
200
–3.7
DDR2–533
PC2–4300R
200
266
兆赫
兆赫
单位
可编程CAS潜伏期（ 3 ， 4 & 5 ）
突发长度（ 4 & 8 ）和突发类型。
自动刷新和自刷新
所有输入和输出SSTL_1.8兼容
重新驱动器使用寄存器中的所有输入信号
和PLL器件。
OCD （片外驱动器阻抗
调整）和ODT （片上终端）
串行存在检测为E
2
舞会
薄型模块的外形尺寸：
133.35毫米X 30.00毫米（ MO- 237 ）
基于JEDEC标准参考卡
设计
1.0说明
英飞凌HYS72Taaabcd [G / H] R组件的家人都低调注册的DIMM模块
基于DDR2技术的30,00毫米的高度。 DIMM是在64M X 72 （ 512MByte ）提供，
128M X 72 （ 1GB的）和256M X 72 （ 2GByte ）的组织和密度，用于安装到
240针连接器插座。
存储器阵列的设计与512Mb的双倍数据速率（ DDR2 ）同步DRAM中为
ECC的应用程序。使用寄存器的设备的所有控制和地址信号被重新驱动DIMM上的
和PLL的时钟分配。这降低了电容性负载的系统总线，但增加了一个
循环到SDRAM定时。去耦电容器被安装在PCB板，其提供
以上的操作，数字的整个频率范围内一个适当的电压源阻抗和
值是一致的，以JEDEC规范。该功能部件的DIMM串行存在检测依据
在串行é
2
使用2针我PROM设备
2
C协议。前128字节被编程
配置数据和128字节是提供给客户。
2
牧师0.85 ， 2004-04
HYS72T[256/128/64][0/2][0/2]0[G/H]R-[5/3.7]-A
注册DDR2 SDRAM模组
1.1订购信息
产品类型
PC2-3200
(DDR2-400)
HYS72T64000GR-5-A
HYS72T128020GR-5-A
HYS72T128000GR-5-A
HYS72T256220GR-5-A
HYS72T256020GR-5-A
PC2-4300
(DDR2-533)
HYS72T64000GR-3.7-A
HYS72T128020GR-3.7-A
HYS72T128000GR-3.7-A
HYS72T256020GR-3.7-A
PC2-3200
(DDR2-400)
HYS72T64000HR-5-A
HYS72T128020HR-5-A
HYS72T128000HR-5-A
HYS72T256220HR-5-A
HYS72T256020HR-5-A
PC2-4300
(DDR2-533)
HYS72T64000HR-3.7-A
HYS72T128020HR-3.7-A
HYS72T128000HR-3.7-A
HYS72T256020HR-3.7-A
PC2-4300R-444-11-A
PC2-4300R-444-11-B
PC2-4300R-444-11-C
PC2-4300R-444-11
一个等级512 MB注册。 DIMM
两个职级1024 MB Reg.DIMM
1级1024 MB注册。 DIMM
两个职级2048 MB注册。 DIMM
512兆比特（ X8 ）
512兆比特（ X8 ）
512兆比特（4个）
512兆比特（4个）
PC2-3200R-333-11-A
PC2-3200R-333-11-B
PC2-3200R-333-11-C
PC2-3200R-333-11
PC2-3200R-333-11
一个等级512 MB注册。 DIMM
两个职级1024 MB Reg.DIMM
1级1024 MB注册。 DIMM
两个职级2048 MB注册。 DIMM
两个职级2048 MB注册。 DIMM
512兆比特（ X8 ）
512兆比特（ X8 ）
512兆比特（4个）
512兆比特（4个）
512兆比特（4个）
PC2-4300R-444-11-A
PC2-4300R-444-11-B
PC2-4300R-444-11-C
PC2-4300R-444-11
一个等级512 MB注册。 DIMM
两个职级1024 MB Reg.DIMM
1级1024 MB注册。 DIMM
两个职级2048 MB注册。 DIMM
512兆比特（ X8 ）
512兆比特（ X8 ）
512兆比特（4个）
512兆比特（4个）
PC2-3200R-333-11-A
PC2-3200R-333-11-B
PC2-3200R-333-11-C
PC2-3200R-333-11
PC2-3200R-333-11
一个等级512 MB注册。 DIMM
两个职级1024 MB Reg.DIMM
1级1024 MB注册。 DIMM
两个职级2048 MB注册。 DIMM
两个职级2048 MB注册。 DIMM
512兆比特（ X8 ）
512兆比特（ X8 ）
512兆比特（4个）
512兆比特（4个）
512兆比特（4个）
合规守则
描述
SDRAM技术
注意事项：
1.对于所有的英飞凌DDR2模块和组件的命名见本数据手册的第8条。
2.遵守守则印在模块标签上，并描述了速度等级，E 。克。 “ PC2-4300R - 444-11 -C ”，其中
4300R是指登记模组与4.26 GB /秒的带宽模块和“ 444-11 ”，是指CAS延时= 4 ， tRCD的延迟
= 4和TRP延时= 4采用了最新的JEDEC SPD 1.1版，并产生对原卡“ C” 。
1.2地址格式
产品类型
HYS72T64000GR
HYS72T64000HR
HYS72T128020GR
HYS72T128020HR
HYS72T128000GR
HYS72T128000HR
HYS72T256220GR
HYS72T256220HR
HYS72T256020GR
HYS72T256020HR
DIMM密度组织DIMM SDRAM的排名＃的＃的SDRAM的行/银行/
列位
512 MB
1024 MB
1024 MB
2048 MB
2048 MB
64Mb
×
72
2× 64兆
×
72
128MB X 72
2× 128兆
×
72
2× 128兆
×
72
1
2
1
2
2
(512Mb)
64Mb
×
8
(512Mb)
64Mb
×
8
(512Mb)
128Mb
×
4
(512Mb)
128Mb
×
4
(512Mb)
128Mb
×
4
9
18
18
36
36
14/2/10
14/2/10
14/2/11
14/2/11
14/2/11
数据表
初步
3
牧师0.85 ， 2004-04
HYS72T[256/128/64][0/2][0/2]0[G/H]R-[5/3.7]-A
注册DDR2 SDRAM模组
1.3组件的模块和RawCard
DIMM
密度
512 MB
1024 MB
1024 MB
2048 MB
2048 MB
DRAM组件
参考表
HYB18T512800AC
HYB18T512800AF
HYB18T512800AC
HYB18T512800AF
HYB18T512400AC
HYB18T512400AF
HYB18T512400AC
HYB18T512400AF
HYB18T512400AC
HYB18T512400AF
PLL
1:10 ， 1.8V ， CU877
1:10 ， 1.8V ， CU877
1:10 ， 1.8V ， CU877
待定。
待定。
注册
1 ：1的25位1.8V SSTU32864
1：2的14位1.8V SSTU32864
1：2的14位1.8V SSTU32864
待定。
待定。
RAW卡
A
B
C
待定。
待定。
对于这些模块上的DRAM组件的所有功能的详细描述，请参见所引用的组件数据
片
1.4引脚定义和功能
引脚名称
A[13:0]
A11, A[9:0]
A10/AP
BA [ 1：0]
CK0
CK0
RAS
CAS
WE
CS [1：0 ]
CKE [1 ：0]的
ODT [1：0 ]
DQ [63： 0]
描述
行地址输入
列地址输入
4)
引脚名称
CB [7：0 ]
DQS [ 8：0]
DM [8：0 ] /
DQS [17： 9]
DQS [17 ：0]
SCL
SDA
SA [ 2 ：0]的
V
DD
V
REF
V
SS
V
DDSPD
1) 3)
描述
DIMM的ECC检查位
SDRAM的低数据选通信号
SDRAM的低数据掩码/
高数据选通信号
SDRAM差分数据选通信号
串行总线时钟
串行总线的数据线
从地址选择
电源（ + 1.8 V ）
I / O基准源
地
EEPROM的电源
寄存器和PLL控制引脚
2)
无连接
列地址的输入自动 -
预充电
SDRAM银行选择
时钟输入
（正线差分对）
时钟输入
（负极线差分对）
行地址选通
列地址选通
读/写输入
芯片选择
3)
时钟使能
3)
有源终端控制线
数据输入/输出
RESET
NC
1 ）活动结束仅适用于DQ ， DQS ， DQS和DM信号
2）当低时，所有的寄存器的输出被驱动为低电平且PLL时钟到DRAM和寄存器将被设置为低电平（在
锁相环将保持与输入时钟同步
3 ） CS1 ， ODT1和CKE1上唯一的双列模块使用
4 ）列地址A11采用基于X4模块组织只有512MB DDR2组件。
数据表
初步
4
牧师0.85 ， 2004-04
HYS72T[256/128/64][0/2][0/2]0[G/H]R-[5/3.7]-A
注册DDR2 SDRAM模组
1.5引脚配置
针＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
符号
VREF
VSS
DQ0
DQ1
VSS
DQS0
DQS0
VSS
DQ2
DQ3
VSS
DQ8
DQ9
VSS
DQS1
DQS1
VSS
RESET
NC
VSS
DQ10
DQ11
VSS
DQ16
DQ17
VSS
DQS2
DQS2
VSS
DQ18
DQ19
VSS
DQ24
DQ25
VSS
DQS3
DQS3
VSS
DQ26
DQ27
针＃
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
符号
VSS
DQ4
DQ5
VSS
DM0 ， DQS9
DQS9
VSS
DQ6
DQ7
VSS
DQ12
DQ13
VSS
DM1 ， DQS10
DQS10
VSS
NC
NC
VSS
DQ14
DQ15
VSS
DQ20
DQ21
VSS
DM2 ， DQS11
DQS11
VSS
DQ22
DQ23
VSS
DQ28
DQ29
VSS
DM3 ， DQS12
DQS12
VSS
DQ30
DQ31
VSS
针＃
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
符号
A4
VDDQ
A2
VDD
关键
VSS
VSS
VDD
NC
VDD
A10/AP
BA0
VDDQ
WE
CAS
VDDQ
CS1
ODT1
VDDQ
VSS
DQ32
DQ33
VSS
DQS4
DQS4
VSS
DQ34
DQ35
VSS
DQ40
DQ41
VSS
DQS5
DQS5
VSS
DQ42
DQ43
VSS
DQ48
DQ49
针＃
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
符号
VDDQ
A3
A1
VDD
关键
CK0
CK0
VDD
A0
VDD
BA1
VDDQ
RAS
CS0
VDDQ
ODT0
A13
VDD
VSS
DQ36
DQ37
VSS
DM4 ， DQS13
DQS13
VSS
DQ38
DQ39
VSS
DQ44
DQ45
VSS
DM5 ， DQS14
DQS14
VSS
DQ46
DQ47
VSS
DQ52
DQ53
VSS
数据表
初步
5
牧师0.85 ， 2004-04
在一台S何鄂T，R EV 。 0 0.8 5 ，鸭河2 00 4
YS72牛逼640 00 [G / H ] R - X -A
（ 5月12日M B T E ）
YS72牛逼128 00 0 [G / H] R-X -A
（ 1个G B Y形T E ）
YS72牛逼128 02 0 [G / H] R-X -A
（ 1个G B Y形T E ）
YS72牛逼256 02 0 [G / H] R-X -A
（ 2 G B Y形T E ）
YS72牛逼256 22 0 [G / H] R-X -A
（ 2 G B Y形T E ）
DDR 2注册istered我莫RY莫DUL ES
M EM或y P OD UC吨s
的Ne V é
S T O·P
吨H I N·K I N克。
HYS72T[256/128/64][0/2][0/2]0[G/H]R-[5/3.7]-A
初步数据表版本0.85 （ 2004年4月）
低调的240针注册DDR2 SDRAM模块数据表
512兆字节， 1 GB的& 2 GB的模块
PC2-3200R ， PC2-4300R
240针注册8字节的ECC双列直插式
DDR2 SDRAM模组的PC ，工作站
和服务器主内存的应用
一个等级的64Mb X 72 ，128Mb X 72和
2 128Mb的行列
×
72和256MB X 72
组织
JEDEC标准的双倍数据速率2
同步DRAM （ DDR2 SDRAM芯片）与
+ 1.8 V （ ± 0.1 V）电源
512MB和1GB modulesModules建成
512MB DDR2 SDRAM的60球FBGA
chipsize包
两个版本的2 GB模块
建有63球FBGA封装双芯片chipsiz
E封装
(
2× 512MB的组件）或60球FBGA封装
性能：
速度等级指标
组件速度等级的模块
模块速度等级
最大。时钟频率@ CL = 3
马克斯。时钟频率@ CL = 4 & 5
–5
DDR2–400
PC2–3200R
200
200
–3.7
DDR2–533
PC2–4300R
200
266
兆赫
兆赫
单位
可编程CAS潜伏期（ 3 ， 4 & 5 ）
突发长度（ 4 & 8 ）和突发类型。
自动刷新和自刷新
所有输入和输出SSTL_1.8兼容
重新驱动器使用寄存器中的所有输入信号
和PLL器件。
OCD （片外驱动器阻抗
调整）和ODT （片上终端）
串行存在检测为E
2
舞会
薄型模块的外形尺寸：
133.35毫米X 30.00毫米（ MO- 237 ）
基于JEDEC标准参考卡
设计
1.0说明
英飞凌HYS72Taaabcd [G / H] R组件的家人都低调注册的DIMM模块
基于DDR2技术的30,00毫米的高度。 DIMM是在64M X 72 （ 512MByte ）提供，
128M X 72 （ 1GB的）和256M X 72 （ 2GByte ）的组织和密度，用于安装到
240针连接器插座。
存储器阵列的设计与512Mb的双倍数据速率（ DDR2 ）同步DRAM中为
ECC的应用程序。使用寄存器的设备的所有控制和地址信号被重新驱动DIMM上的
和PLL的时钟分配。这降低了电容性负载的系统总线，但增加了一个
循环到SDRAM定时。去耦电容器被安装在PCB板，其提供
以上的操作，数字的整个频率范围内一个适当的电压源阻抗和
值是一致的，以JEDEC规范。该功能部件的DIMM串行存在检测依据
在串行é
2
使用2针我PROM设备
2
C协议。前128字节被编程
配置数据和128字节是提供给客户。
2
牧师0.85 ， 2004-04
HYS72T[256/128/64][0/2][0/2]0[G/H]R-[5/3.7]-A
注册DDR2 SDRAM模组
1.1订购信息
产品类型
PC2-3200
(DDR2-400)
HYS72T64000GR-5-A
HYS72T128020GR-5-A
HYS72T128000GR-5-A
HYS72T256220GR-5-A
HYS72T256020GR-5-A
PC2-4300
(DDR2-533)
HYS72T64000GR-3.7-A
HYS72T128020GR-3.7-A
HYS72T128000GR-3.7-A
HYS72T256020GR-3.7-A
PC2-3200
(DDR2-400)
HYS72T64000HR-5-A
HYS72T128020HR-5-A
HYS72T128000HR-5-A
HYS72T256220HR-5-A
HYS72T256020HR-5-A
PC2-4300
(DDR2-533)
HYS72T64000HR-3.7-A
HYS72T128020HR-3.7-A
HYS72T128000HR-3.7-A
HYS72T256020HR-3.7-A
PC2-4300R-444-11-A
PC2-4300R-444-11-B
PC2-4300R-444-11-C
PC2-4300R-444-11
一个等级512 MB注册。 DIMM
两个职级1024 MB Reg.DIMM
1级1024 MB注册。 DIMM
两个职级2048 MB注册。 DIMM
512兆比特（ X8 ）
512兆比特（ X8 ）
512兆比特（4个）
512兆比特（4个）
PC2-3200R-333-11-A
PC2-3200R-333-11-B
PC2-3200R-333-11-C
PC2-3200R-333-11
PC2-3200R-333-11
一个等级512 MB注册。 DIMM
两个职级1024 MB Reg.DIMM
1级1024 MB注册。 DIMM
两个职级2048 MB注册。 DIMM
两个职级2048 MB注册。 DIMM
512兆比特（ X8 ）
512兆比特（ X8 ）
512兆比特（4个）
512兆比特（4个）
512兆比特（4个）
PC2-4300R-444-11-A
PC2-4300R-444-11-B
PC2-4300R-444-11-C
PC2-4300R-444-11
一个等级512 MB注册。 DIMM
两个职级1024 MB Reg.DIMM
1级1024 MB注册。 DIMM
两个职级2048 MB注册。 DIMM
512兆比特（ X8 ）
512兆比特（ X8 ）
512兆比特（4个）
512兆比特（4个）
PC2-3200R-333-11-A
PC2-3200R-333-11-B
PC2-3200R-333-11-C
PC2-3200R-333-11
PC2-3200R-333-11
一个等级512 MB注册。 DIMM
两个职级1024 MB Reg.DIMM
1级1024 MB注册。 DIMM
两个职级2048 MB注册。 DIMM
两个职级2048 MB注册。 DIMM
512兆比特（ X8 ）
512兆比特（ X8 ）
512兆比特（4个）
512兆比特（4个）
512兆比特（4个）
合规守则
描述
SDRAM技术
注意事项：
1.对于所有的英飞凌DDR2模块和组件的命名见本数据手册的第8条。
2.遵守守则印在模块标签上，并描述了速度等级，E 。克。 “ PC2-4300R - 444-11 -C ”，其中
4300R是指登记模组与4.26 GB /秒的带宽模块和“ 444-11 ”，是指CAS延时= 4 ， tRCD的延迟
= 4和TRP延时= 4采用了最新的JEDEC SPD 1.1版，并产生对原卡“ C” 。
1.2地址格式
产品类型
HYS72T64000GR
HYS72T64000HR
HYS72T128020GR
HYS72T128020HR
HYS72T128000GR
HYS72T128000HR
HYS72T256220GR
HYS72T256220HR
HYS72T256020GR
HYS72T256020HR
DIMM密度组织DIMM SDRAM的排名＃的＃的SDRAM的行/银行/
列位
512 MB
1024 MB
1024 MB
2048 MB
2048 MB
64Mb
×
72
2× 64兆
×
72
128MB X 72
2× 128兆
×
72
2× 128兆
×
72
1
2
1
2
2
(512Mb)
64Mb
×
8
(512Mb)
64Mb
×
8
(512Mb)
128Mb
×
4
(512Mb)
128Mb
×
4
(512Mb)
128Mb
×
4
9
18
18
36
36
14/2/10
14/2/10
14/2/11
14/2/11
14/2/11
数据表
初步
3
牧师0.85 ， 2004-04
HYS72T[256/128/64][0/2][0/2]0[G/H]R-[5/3.7]-A
注册DDR2 SDRAM模组
1.3组件的模块和RawCard
DIMM
密度
512 MB
1024 MB
1024 MB
2048 MB
2048 MB
DRAM组件
参考表
HYB18T512800AC
HYB18T512800AF
HYB18T512800AC
HYB18T512800AF
HYB18T512400AC
HYB18T512400AF
HYB18T512400AC
HYB18T512400AF
HYB18T512400AC
HYB18T512400AF
PLL
1:10 ， 1.8V ， CU877
1:10 ， 1.8V ， CU877
1:10 ， 1.8V ， CU877
待定。
待定。
注册
1 ：1的25位1.8V SSTU32864
1：2的14位1.8V SSTU32864
1：2的14位1.8V SSTU32864
待定。
待定。
RAW卡
A
B
C
待定。
待定。
对于这些模块上的DRAM组件的所有功能的详细描述，请参见所引用的组件数据
片
1.4引脚定义和功能
引脚名称
A[13:0]
A11, A[9:0]
A10/AP
BA [ 1：0]
CK0
CK0
RAS
CAS
WE
CS [1：0 ]
CKE [1 ：0]的
ODT [1：0 ]
DQ [63： 0]
描述
行地址输入
列地址输入
4)
引脚名称
CB [7：0 ]
DQS [ 8：0]
DM [8：0 ] /
DQS [17： 9]
DQS [17 ：0]
SCL
SDA
SA [ 2 ：0]的
V
DD
V
REF
V
SS
V
DDSPD
1) 3)
描述
DIMM的ECC检查位
SDRAM的低数据选通信号
SDRAM的低数据掩码/
高数据选通信号
SDRAM差分数据选通信号
串行总线时钟
串行总线的数据线
从地址选择
电源（ + 1.8 V ）
I / O基准源
地
EEPROM的电源
寄存器和PLL控制引脚
2)
无连接
列地址的输入自动 -
预充电
SDRAM银行选择
时钟输入
（正线差分对）
时钟输入
（负极线差分对）
行地址选通
列地址选通
读/写输入
芯片选择
3)
时钟使能
3)
有源终端控制线
数据输入/输出
RESET
NC
1 ）活动结束仅适用于DQ ， DQS ， DQS和DM信号
2）当低时，所有的寄存器的输出被驱动为低电平且PLL时钟到DRAM和寄存器将被设置为低电平（在
锁相环将保持与输入时钟同步
3 ） CS1 ， ODT1和CKE1上唯一的双列模块使用
4 ）列地址A11采用基于X4模块组织只有512MB DDR2组件。
数据表
初步
4
牧师0.85 ， 2004-04
HYS72T[256/128/64][0/2][0/2]0[G/H]R-[5/3.7]-A
注册DDR2 SDRAM模组
1.5引脚配置
针＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
符号
VREF
VSS
DQ0
DQ1
VSS
DQS0
DQS0
VSS
DQ2
DQ3
VSS
DQ8
DQ9
VSS
DQS1
DQS1
VSS
RESET
NC
VSS
DQ10
DQ11
VSS
DQ16
DQ17
VSS
DQS2
DQS2
VSS
DQ18
DQ19
VSS
DQ24
DQ25
VSS
DQS3
DQS3
VSS
DQ26
DQ27
针＃
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
符号
VSS
DQ4
DQ5
VSS
DM0 ， DQS9
DQS9
VSS
DQ6
DQ7
VSS
DQ12
DQ13
VSS
DM1 ， DQS10
DQS10
VSS
NC
NC
VSS
DQ14
DQ15
VSS
DQ20
DQ21
VSS
DM2 ， DQS11
DQS11
VSS
DQ22
DQ23
VSS
DQ28
DQ29
VSS
DM3 ， DQS12
DQS12
VSS
DQ30
DQ31
VSS
针＃
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
符号
A4
VDDQ
A2
VDD
关键
VSS
VSS
VDD
NC
VDD
A10/AP
BA0
VDDQ
WE
CAS
VDDQ
CS1
ODT1
VDDQ
VSS
DQ32
DQ33
VSS
DQS4
DQS4
VSS
DQ34
DQ35
VSS
DQ40
DQ41
VSS
DQS5
DQS5
VSS
DQ42
DQ43
VSS
DQ48
DQ49
针＃
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
符号
VDDQ
A3
A1
VDD
关键
CK0
CK0
VDD
A0
VDD
BA1
VDDQ
RAS
CS0
VDDQ
ODT0
A13
VDD
VSS
DQ36
DQ37
VSS
DM4 ， DQS13
DQS13
VSS
DQ38
DQ39
VSS
DQ44
DQ45
VSS
DM5 ， DQS14
DQS14
VSS
DQ46
DQ47
VSS
DQ52
DQ53
VSS
数据表
初步
5
牧师0.85 ， 2004-04
QQ：2880707522 复制
