2006年12月
HYS72T512341HHP–[3.7/5]–B
HYS72T512341HJP–[3.7/5]–B
HYS72T512341HKP–[3.7/5]–B
240引脚注册DDR2 SDRAM模组
DDR2 SDRAM
符合RoHS标准的产品
互联网数据表
1.0版
互联网数据表
HYS72T512341H[H/J/K]P-[3.7/5]-B
注册DDR2 SDRAM模组
HYS72T512341HHP- [ 3.7 / 5 ] -B ， HYS72T512341HJP- [ 3.7 / 5 ] -B ， HYS72T512341HKP- [ 3.7 / 5 ] -B
修订历史： 2006-12 ，牧师1.0
页面
所有
所有
所有
第4章
科目（自上次调整的重大变化）
更新奇梦达
改编网络版
新增HYS672T512341HJP- [ 3.7 / 5 ] -B和HYS72T512341HKP- [ 3.7 / 5 ] -B模块
SPD代码更新
上一个版本： 2006-07 ，牧师0.5
我们倾听您的意见
你觉得本文件中的任何信息是错误的，不明确或缺少呢？
您的反馈将帮助我们不断改进本文档的质量。
请将您的建议（包括参照本文档） ：
techdoc@qimonda.com
qag_techdoc_rev400 / 3.2质量保证小组/ 2006-08-07
11032006-VX0M-M6IH
2
互联网数据表
HYS72T512341H[H/J/K]P-[3.7/5]-B
注册DDR2 SDRAM模组
1
概观
本章给出了1.8 V 240引脚注册DDR2 SDRAM模组产品系列的概述，并介绍了其主要
的特点。
1.1
特点
通过EMRS2设置可编程的自刷新率
通过EMRS2设置可编程部分阵列刷新
通过EMRS2设置DCC使
所有输入和输出SSTL_18兼容
片外驱动器阻抗调整（ OCD）和片上
端接（ ODT ）
串行存在检测为E
2
舞会
RDIMM尺寸（标称） ： 18,30毫米高， 133.35
宽
所有速度等级的速度比DDR2-400符合
DDR2-400时序规范。
符合RoHS标准的产品
1)
240针PC2-4200和PC2-3200 DDR2 SDRAM
内存模块。
四个等级512M
×72
模块组织和512M
×4
组织芯片
注册的DIMM内存奇偶校验位地址和控制总线
内置有512兆的DDR2 SDRAM在SG- 4 GB模块
A4FBGA -60和PG- A4FBGA -60 chipsize包。
标准双倍数据速率 - 双同步DRAM
（ DDR2 SDRAM ），采用单+ 1.8 V （ ± 0.1 V）电源
供应
可编程CAS潜伏期（ 3 ， 4 ， 5 ） ，
突发长度（ 4 & 8 ）和突发类型
自动刷新（ CBR）和自刷新
表1
性能表
产品型号代码的运行速度
速度等级
马克斯。时钟频率
@CL5
@CL4
@CL3
分钟。 RAS -CAS延迟
分钟。行预充电时间
分钟。行活动时间
分钟。行周期时间
–3.7
PC2-4200 4-4-4
–5
PC2-3200 3-3-3
200
200
200
15
15
40
55
单位
—
兆赫
兆赫
兆赫
ns
ns
ns
ns
f
CK5
f
CK4
f
CK3
t
RCD
t
RP
t
RAS
t
RC
266
266
200
15
15
45
60
1 ）符合RoHS产品：使用某些有害物质指令（RoHS ）的电气和电子设备中限制的定义
在指令2002/95 /由27理事会，欧洲议会和2003年1月发行的这些物质包括汞EC ，
铅，镉，六价铬，多溴联苯和多溴联苯醚。
1.0版， 2006-12
11032006-VX0M-M6IH
3
互联网数据表
HYS72T512341H[H/J/K]P-[3.7/5]-B
注册DDR2 SDRAM模组
1.2
描述
电容性负载到系统总线，但增加了一个周期来
SDRAM的时序。去耦电容安装在
PCB板。该功能的DIMM串行存在检测
基于串行
2
使用2球我PROM设备
2
C
协议。前128字节被编程
配置数据和第二128字节可用来
客户。
奇梦达HYS72T512341H [H / J / K] P- [ 3.7 / 5 ] -B模块
家人都非常低调注册的DIMM （带奇偶校验）
基于DDR2技术的18.3毫米高的模块。
DIMM是作为ECC模块512M
×72
（ 4 GB ）
组织和密度，用于安装到240球
连接器插座。
存储器阵列的设计与512兆位双数据 -
速率 - 双（DDR2 ）同步DRAM中。所有的控制和
DIMM使用寄存器上的地址信号被重新驱动
设备和PLL的时钟分配。这将减少
表2
对于符合RoHS的产品订货信息
产品类型
1)
PC2–4200
HYS72T512341HHP–3.7–B
HYS72T512341HJP–3.7–B
HYS72T512341HKP–3.7–B
PC2–3200
HYS72T512341HHP–5–B
HYS72T512341HJP–5–B
HYS72T512341HKP–5–B
4 GB 4R × 4 PC2-3200P - 333-12 -ZZ
4 GB 4R × 4 PC2-3200P - 333-12 -ZZ
4 GB 4R × 4 PC2-3200P - 333-12 -ZZ
4 ECC排名
4 ECC排名
4 ECC排名
4 GB （ × 4 ）
4 GB （ × 4 ）
4 GB （ × 4 ）
4 GB 4R × 4 PC2-4200P - 444-12 -ZZ
4 GB 4R × 4 PC2-4200P - 444-12 -ZZ
4 GB 4R × 4 PC2-4200P - 444-12 -ZZ
4 ECC排名
4 ECC排名
4 ECC排名
4 GB （ × 4 ）
4 GB （ × 4 ）
4 GB （ × 4 ）
合规守则
2)
描述
SDRAM技术
1 ）所有产品类型数字结尾的地方的代码，指定硅片版本。例如： HYS72T512341HJP - 3.7 -B ，表示修订版
“B”的模具被用于DDR2 SDRAM组件。对于所有的奇梦达DDR2模块和组件的命名看
第6章
此数据的
表。
2 ）合规守则印在模块标签上，并描述了速度等级，如“ PC2-4200P - 444-12 ”，其中4200P
指注册DIMM模块（奇偶校验位） 4.26 GB /秒的带宽模块和“ 444-12 ”，是指列地址选通（ CAS ）
延时= 4 ，行列延时（ RCD ）的延迟= 4，行预充电（ RP ）延迟= 4采用了最新的JEDEC SPD 1.2版。
表3
地址格式
DIMM密度模块组织
4 GB
512M
×72
内存队伍
4
ECC /
非ECC
ECC
＃ SDRAM芯片的
18
×4
＃行/行/列的位
14/2/11
表4
在模块组件
产品类型
HYS72T512341HHP
HYS72T512341HJP
HYS72T512341HKP
1）对于在这些模块上的DRAM组件的所有功能的详细描述，请参见组件数据表。
DRAM组件
HYB18T2G401BHF
DRAM密度
512兆位
DRAM组织
512M
×4
记
1)
1.0版， 2006-12
11032006-VX0M-M6IH
4
互联网数据表
HYS72T512341H[H/J/K]P-[3.7/5]-B
注册DDR2 SDRAM模组
2
2.1
引脚配置
引脚配置
和
表7
分别。管脚号在描绘
图1 。
注册DDR2 SDRAM DIMM的引脚配置
在被列出的功能
表5
（ 240针） 。缩写
列引脚和缓冲器类型用于解释
表6
表5
RDIMM的引脚配置
PIN号
时钟信号
185
186
52
171
CK0
CK0
CKE0
CKE1
NC
控制信号的
193
76
220
221
192
74
73
18
地址信号
71
190
54
BA0
BA1
BA2
NC
I
I
I
I
SSTL
SSTL
SSTL
SSTL
银行地址总线2
大于512MB的DDR2 SDRAM更高
没有连接
超过1GB的DDR2 SDRAM少
银行地址总线1 ： 0
S0
S1
S2
S3
RAS
CAS
WE
RESET
I
I
I
I
I
I
I
I
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
CMOS
寄存器复位
行地址选通（RAS） ，列地址选通（CAS） ，写
使能（ WE）
芯片选择等级3 ： 0
I
I
I
I
NC
SSTL
SSTL
SSTL
SSTL
—
时钟使能1 ： 0
注： 2 -行列模块
没有连接
注： 1级模块
时钟信号CK0 ，互补时钟信号CK0
名字
针
TYPE
卜FF器
TYPE
功能
1.0版， 2006-12
11032006-VX0M-M6IH
5
QQ：2880707522 复制
