一吨一台S等他，V 1 0 2，M A Y 2 0 04
HYB18T256400AF
HYB18T256800AF
HYB18T256160AF
256兆DDR2 SDRAM
M E M O对R P ，R 0 ú TS
的Ne V é
S T O·P
吨H I N·K I N克。
版2004-04-02
出版英飞凌科技股份公司，
圣 - 马丁大街53 ，
81669慕尼黑，德国
英飞凌科技股份公司04年5月7日。
版权所有。
请注意！
此处的信息给出描述某些组件，不得被认为是一个保证
的特点。
交货条件和权利，以技术变革保留。
在此，我们不承担任何及所有担保，包括但不限于非侵权的保证，关于
电路，说明和图表说明本发明。
在网络连接霓虹灯技术是经过批准的CECC制造商。
信息
有关技术，交货条款及条件和价格的进一步信息，请联系离您最近的
英飞凌科技厅在德国或我们的英飞凌科技在全球的代表
（ www.infineon.com ） 。
警告
由于技术要求组件可能含有危险物质。有关的各类信息
的问题，请联系距您最近在网络霓虹技术连接CE认证。
在网络连接霓虹灯技术的组件只能用于生命支持设备或系统的明确的书面
英飞凌科技的批准，如果可以合理预期此类组件的故障引起的
生命支持设备或系统中，或发生故障而影响该设备或系统的安全性或有效性。生活
支持设备或系统的目的是要植入在人体内，或支持和/或保持和
维持和/或保护人的生命。如果失败了，这是合理的假设，该用户或其它的健康
人可能受到威胁。
.
HYB18T256400/800/160AF
数据表修订版1.02 （ 05.04 ）
特点
高性能：
-5
加速排序
DDR2
-400
-3.7
DDR2
-533
-3S
DDR2
-667
-3
DDR2
-667
256MB DDR2 SDRAM
单位
TCK
兆赫
Mb / s的/引脚
箱子
（ CL - tRCD的-TRP ）
马克斯。时钟
频率
数据速率
CAS延迟（ CL ）
tRCD的
激进党
tRAS的
TRC
3-3-3
200
400
3
15
15
40
55
4-4-4
266
533
4
15
15
45
60
5-5-5
4-4-4
333
667
5
15
15
45
60
4
12
12
45
57
TCK
ns
ns
ns
ns
1.8V ± 0.1V电源
1.8 V± 0.1V （ SSTL_18 ）兼容）I / O
DRAM的组织与/ 4 ， 8和16的数据输出
双数据速率的架构：每两次数据传输
时钟周期，四个内部银行的并发操作
CAS延时：3， 4和5
突发长度： 4和8
差分时钟输入（ CK和CK ）
双向，差分数据选通（ DQS和
DQS）被发送/与数据接收。边缘
对齐
读取数据中心对齐与写入数据
DLL对齐DQ和DQS转换时钟
DQS可以用于单端数据选通信号被禁止
手术
进入每个时钟上升沿，数据命令
和数据屏蔽是参照DQS的两边
数据掩码（ DM ），用于写入数据
通过可编程附加延迟中科院发布
更好的命令和数据总线效率
片外驱动器阻抗调整（ OCD）和
片上端接（ ODT）为更好的信号质量。
自动预充电操作进行读取和写入突发
自动刷新，自刷新和节能电源 -
断模式
平均更新周期7.8μs的一件T
例
低于
85
o
C， 3.9μs 85
o
C和95
o
C
正常和实力弱的数据输出驱动器
1K大小页面
铅freePackages ：
60引脚FBGA为X4 & X8组件
84引脚FBPA对于x16组件
1.0说明
256MB的双倍数据速率2 （ DDR2 ） DRAM的都是高
高速CMOS双数据速率2同步DRAM
含设备
268,435,456
位，并在内部config-
置的为四银行的DRAM 。 256MB的芯片组织
因为无论是16兆×4 I / O ×4银行的8Mbit ×8的I / O ×4银行或
为4Mbit ×16的I / O ×4行的设备。这些同步设备
实现高达的高速双数据速率的传输速率
667兆/秒/针一般应用。
该芯片的设计符合所有主要的DDR2 DRAM的关键
特点： （ 1 ）贴有CAS延迟时间相加， （ 2 ）写
延时=读延时-1 ， （ 3 ）正常，实力弱数据 -
输出驱动器， （ 4 ）片外驱动器（ OCD ）阻抗调整
换货和（ 5 ）的ODT （片上终端）的功能。
所有的控制和地址输入与同步
一对外部提供的差分时钟。输入是
在差分时钟交叉点闭锁（ CK的上升沿
和CK下降） 。所有的I / O与单个同步
DQS端或差分（ DQS ， DQS）对在源
同步方式。一个15位的地址总线是用于CON组
在一个RAS /维伊行，列和行地址信息
CAS复用的风格。
在DDR2器件具有1.8V操作+/- 0.1V电源
供应和在FBGA封装。
自动刷新和自刷新模式以及提供
各种节能省电模式。
描述的功能性和时序规范
包括在这个数据表是该DLL启用模式
的操作。
第3页
Rainer.Weidlich@Infineon.com
REV 。 1.02
2004年5月
在网络连接霓虹灯技术
HYB18T256400/800/160AF
256MB DDR2 SDRAM
1.1订购信息
产品型号
HYB18T256400AF(L)-5
HYB18T256800AF(L)-5
HYB18T256160AF(L)-5
HYB18T256400AF(L)-3.7
HYB18T256800AF(L)-3.7
HYB18T256160AF(L)-3.7
HYB18T256400AF(L)-3
HYB18T256800AF(L)-3
HYB18T256160AF(L)-3
HYB18T256400AF(L)-3S
HYB18T256800AF(L)-3S
HYB18T256160A(L)-3S
5
4&5
333
DDR2-667
4&5
266
DDR2-533
3,4 & 5
200
DDR2-400
CAS
潜伏期
时钟
（兆赫）
速度
分类
DRAM组织
4银行×16兆比特×4
4银行×8兆比特×8
4银行×4兆位×16
4银行×16兆比特×4
4银行×8兆比特×8
4银行×4兆位×16
4银行×16兆比特×4
4银行×8兆比特×8
4银行×4兆位×16
4银行×16兆比特×4
4银行×8兆比特×8
4银行×4兆位×16
包
60引脚FBGA
60引脚FBGA
84引脚FBGA
60引脚FBGA
60引脚FBGA
84引脚FBGA
60引脚FBGA
60引脚FBGA
84引脚FBGA
60引脚FBGA
60引脚FBGA
84引脚FBGA
注意事项：
1）产品命名看到这个数据表第10
2）版本与在该部件编号为“L”是在标准组件的具有降低的IDD6自刷新低功率版本
电流。请参阅IDD电流规格6.1节。
3 ）所有的FBGA封装是无铅的。
1.2引脚说明
1.2.1 X4组件
符号
A0~A12
A0~A9,A11
BA0 ， BA1
A10/AP
CS
RAS
CAS
WE
DQ0~DQ3
CKE
CK ， CK
DM
功能
行地址输入
列地址输入
银行地址输入
列地址输入
对于自动预充电
芯片选择
行地址选通
列地址选通
写使能
数据输入/输出（ X4 ）
时钟使能
差分时钟输入
数据输入掩码
符号
DQS ， DQS
NC
VDD
VSS
VDDQ
VSSQ
VDDL
VSSDL
VREF
ODT
俄罗斯足协
NC
功能
差分数据选通信号
无连接（芯片到管脚）
电源电压
地
电源电压DQ
地面的DQ
电源电压为DLL
地面DLL
参考电压为SSTL
输入
片上终端启用
留作将来使用
没有连接
第4页
REV 。 1.02
2004年5月
在网络连接霓虹灯技术
一吨一台S等他，V 1 0 2，M A Y 2 0 04
HYB18T256400AF
HYB18T256800AF
HYB18T256160AF
256兆DDR2 SDRAM
M E M O对R P ，R 0 ú TS
的Ne V é
S T O·P
吨H I N·K I N克。
版2004-04-02
出版英飞凌科技股份公司，
圣 - 马丁大街53 ，
81669慕尼黑，德国
英飞凌科技股份公司04年5月7日。
版权所有。
请注意！
此处的信息给出描述某些组件，不得被认为是一个保证
的特点。
交货条件和权利，以技术变革保留。
在此，我们不承担任何及所有担保，包括但不限于非侵权的保证，关于
电路，说明和图表说明本发明。
在网络连接霓虹灯技术是经过批准的CECC制造商。
信息
有关技术，交货条款及条件和价格的进一步信息，请联系离您最近的
英飞凌科技厅在德国或我们的英飞凌科技在全球的代表
（ www.infineon.com ） 。
警告
由于技术要求组件可能含有危险物质。有关的各类信息
的问题，请联系距您最近在网络霓虹技术连接CE认证。
在网络连接霓虹灯技术的组件只能用于生命支持设备或系统的明确的书面
英飞凌科技的批准，如果可以合理预期此类组件的故障引起的
生命支持设备或系统中，或发生故障而影响该设备或系统的安全性或有效性。生活
支持设备或系统的目的是要植入在人体内，或支持和/或保持和
维持和/或保护人的生命。如果失败了，这是合理的假设，该用户或其它的健康
人可能受到威胁。
.
HYB18T256400/800/160AF
数据表修订版1.02 （ 05.04 ）
特点
高性能：
-5
加速排序
DDR2
-400
-3.7
DDR2
-533
-3S
DDR2
-667
-3
DDR2
-667
256MB DDR2 SDRAM
单位
TCK
兆赫
Mb / s的/引脚
箱子
（ CL - tRCD的-TRP ）
马克斯。时钟
频率
数据速率
CAS延迟（ CL ）
tRCD的
激进党
tRAS的
TRC
3-3-3
200
400
3
15
15
40
55
4-4-4
266
533
4
15
15
45
60
5-5-5
4-4-4
333
667
5
15
15
45
60
4
12
12
45
57
TCK
ns
ns
ns
ns
1.8V ± 0.1V电源
1.8 V± 0.1V （ SSTL_18 ）兼容）I / O
DRAM的组织与/ 4 ， 8和16的数据输出
双数据速率的架构：每两次数据传输
时钟周期，四个内部银行的并发操作
CAS延时：3， 4和5
突发长度： 4和8
差分时钟输入（ CK和CK ）
双向，差分数据选通（ DQS和
DQS）被发送/与数据接收。边缘
对齐
读取数据中心对齐与写入数据
DLL对齐DQ和DQS转换时钟
DQS可以用于单端数据选通信号被禁止
手术
进入每个时钟上升沿，数据命令
和数据屏蔽是参照DQS的两边
数据掩码（ DM ），用于写入数据
通过可编程附加延迟中科院发布
更好的命令和数据总线效率
片外驱动器阻抗调整（ OCD）和
片上端接（ ODT）为更好的信号质量。
自动预充电操作进行读取和写入突发
自动刷新，自刷新和节能电源 -
断模式
平均更新周期7.8μs的一件T
例
低于
85
o
C， 3.9μs 85
o
C和95
o
C
正常和实力弱的数据输出驱动器
1K大小页面
铅freePackages ：
60引脚FBGA为X4 & X8组件
84引脚FBPA对于x16组件
1.0说明
256MB的双倍数据速率2 （ DDR2 ） DRAM的都是高
高速CMOS双数据速率2同步DRAM
含设备
268,435,456
位，并在内部config-
置的为四银行的DRAM 。 256MB的芯片组织
因为无论是16兆×4 I / O ×4银行的8Mbit ×8的I / O ×4银行或
为4Mbit ×16的I / O ×4行的设备。这些同步设备
实现高达的高速双数据速率的传输速率
667兆/秒/针一般应用。
该芯片的设计符合所有主要的DDR2 DRAM的关键
特点： （ 1 ）贴有CAS延迟时间相加， （ 2 ）写
延时=读延时-1 ， （ 3 ）正常，实力弱数据 -
输出驱动器， （ 4 ）片外驱动器（ OCD ）阻抗调整
换货和（ 5 ）的ODT （片上终端）的功能。
所有的控制和地址输入与同步
一对外部提供的差分时钟。输入是
在差分时钟交叉点闭锁（ CK的上升沿
和CK下降） 。所有的I / O与单个同步
DQS端或差分（ DQS ， DQS）对在源
同步方式。一个15位的地址总线是用于CON组
在一个RAS /维伊行，列和行地址信息
CAS复用的风格。
在DDR2器件具有1.8V操作+/- 0.1V电源
供应和在FBGA封装。
自动刷新和自刷新模式以及提供
各种节能省电模式。
描述的功能性和时序规范
包括在这个数据表是该DLL启用模式
的操作。
第3页
Rainer.Weidlich@Infineon.com
REV 。 1.02
2004年5月
在网络连接霓虹灯技术
HYB18T256400/800/160AF
256MB DDR2 SDRAM
1.1订购信息
产品型号
HYB18T256400AF(L)-5
HYB18T256800AF(L)-5
HYB18T256160AF(L)-5
HYB18T256400AF(L)-3.7
HYB18T256800AF(L)-3.7
HYB18T256160AF(L)-3.7
HYB18T256400AF(L)-3
HYB18T256800AF(L)-3
HYB18T256160AF(L)-3
HYB18T256400AF(L)-3S
HYB18T256800AF(L)-3S
HYB18T256160A(L)-3S
5
4&5
333
DDR2-667
4&5
266
DDR2-533
3,4 & 5
200
DDR2-400
CAS
潜伏期
时钟
（兆赫）
速度
分类
DRAM组织
4银行×16兆比特×4
4银行×8兆比特×8
4银行×4兆位×16
4银行×16兆比特×4
4银行×8兆比特×8
4银行×4兆位×16
4银行×16兆比特×4
4银行×8兆比特×8
4银行×4兆位×16
4银行×16兆比特×4
4银行×8兆比特×8
4银行×4兆位×16
包
60引脚FBGA
60引脚FBGA
84引脚FBGA
60引脚FBGA
60引脚FBGA
84引脚FBGA
60引脚FBGA
60引脚FBGA
84引脚FBGA
60引脚FBGA
60引脚FBGA
84引脚FBGA
注意事项：
1）产品命名看到这个数据表第10
2）版本与在该部件编号为“L”是在标准组件的具有降低的IDD6自刷新低功率版本
电流。请参阅IDD电流规格6.1节。
3 ）所有的FBGA封装是无铅的。
1.2引脚说明
1.2.1 X4组件
符号
A0~A12
A0~A9,A11
BA0 ， BA1
A10/AP
CS
RAS
CAS
WE
DQ0~DQ3
CKE
CK ， CK
DM
功能
行地址输入
列地址输入
银行地址输入
列地址输入
对于自动预充电
芯片选择
行地址选通
列地址选通
写使能
数据输入/输出（ X4 ）
时钟使能
差分时钟输入
数据输入掩码
符号
DQS ， DQS
NC
VDD
VSS
VDDQ
VSSQ
VDDL
VSSDL
VREF
ODT
俄罗斯足协
NC
功能
差分数据选通信号
无连接（芯片到管脚）
电源电压
地
电源电压DQ
地面的DQ
电源电压为DLL
地面DLL
参考电压为SSTL
输入
片上终端启用
留作将来使用
没有连接
第4页
REV 。 1.02
2004年5月
在网络连接霓虹灯技术
QQ：2881677436 复制
