一吨一台S等他，V 1 0 2，M A Y 2 0 0 4
Y B 1 8，T 1 G 4 00 A F
Y B 1 8，T 1个G 8 00 A F
Y B 1 8，T 1个G 1 60 A F
1 G B I T D D个R 2 ，D R AM
M E M O对R P ，R 0 ú TS
的Ne V é
S T O·P
吨H I N·K I N克。
版2004-05-03
出版英飞凌科技股份公司，
圣 - 马丁大街53 ，
81669慕尼黑，德国
英飞凌科技股份公司04年5月7日。
版权所有。
请注意！
此处的信息给出描述某些组件，不得被认为是一个保证
的特点。
交货条件和权利，以技术变革保留。
在此，我们不承担任何及所有担保，包括但不限于非侵权的保证，关于
电路，说明和图表说明本发明。
在网络连接霓虹灯技术是经过批准的CECC制造商。
信息
有关技术，交货条款及条件和价格的进一步信息，请联系离您最近的
英飞凌科技厅在德国或我们的英飞凌科技在全球的代表
（ www.infineon.com ） 。
警告
由于技术要求组件可能含有危险物质。有关的各类信息
的问题，请联系距您最近在网络霓虹技术连接CE认证。
在网络连接霓虹灯技术的组件只能用于生命支持设备或系统的明确的书面
英飞凌科技的批准，如果可以合理预期此类组件的故障引起的
生命支持设备或系统中，或发生故障而影响该设备或系统的安全性或有效性。生活
支持设备或系统的目的是要植入在人体内，或支持和/或保持和
维持和/或保护人的生命。如果失败了，这是合理的假设，该用户或其它的健康
人可能受到威胁。
.
HYB18T1G400/800/160AF
数据表修订版1.02 （ 05.04 ）
特点
高性能：
-5
加速排序
DDR2
-400
-3.7
DDR2
-533
-3S
DDR2
-667
-3
DDR2
-667
1GB DDR2 SDRAM
单位
TCK
兆赫
Mb / s的/引脚
箱子
（ CL - tRCD的-TRP ）
马克斯。时钟频率
3-3-3 4-4-4 5-5-5 4-4-4
200
400
3
15
15
40
55
266
533
4
15
15
45
60
5
15
15
45
60
333
667
4
12
12
45
57
数据速率
CAS延迟（ CL ）
tRCD的
激进党
tRAS的
TRC
TCK
ns
ns
ns
ns
1.8V ± 0.1V电源
1.8 V± 0.1V （ SSTL_18 ）兼容）I / O
DRAM的组织与/ 4 ， 8和16的数据输出
双数据速率的架构：每两次数据传输
时钟周期， 8内部银行为并行运行
CAS延时：3， 4和5
突发长度： 4和8
差分时钟输入（ CK和CK ）
双向，差分数据选通（ DQS和DQS ）是
发送/接收的数据。与边缘对齐
读取数据中心对齐与写入数据
DLL对齐DQ和DQS转换时钟
DQS可以用于单端数据选通信操作被禁止
化
进入每个时钟上升沿命令，数据和
数据掩码被引用到的DQS的两个边缘
数据掩码（ DM ），用于写入数据
中科院发布了可编程的附加延迟更好
指令和数据总线效率
片外驱动器阻抗调整（ OCD ）和复模机
端接（ ODT）为更好的信号质量。
自动预充电操作进行读取和写入突发
自动刷新，自刷新和节能电源 -
断模式
平均更新周期7.8μs的一件T
例
低于
85
o
C， 3.9μs 85
o
C和95
o
C
强和弱强度数据输出驱动器
1K页面大小×4 & ×8 ，
2K页大小为X16
无铅封装：
68引脚FBGA为X4 & X8组件
92引脚FBGA对于x16组件
1.0说明
1GB的双数据速率2 （ DDR2 ） DRAM的是高速
CMOS双数据速率2同步DRAM设备CON-
泰宁1073741824位，并在内部配置为
八进制银行的DRAM 。 1GB的芯片被组织成要么32兆
×4 I / O ×8银行的16Mbit ×8的I / O ×8银行或8Mbit的X 16 I / O ×8
银行设备。这些同步设备实现高速
高达667兆比特/秒/引脚gen-的双数据速率的传输速率
ERAL应用。
该芯片的设计符合所有主要的DDR2 DRAM的关键
特点： （ 1 ）贴有CAS延迟时间相加， （ 2 ）写入延迟
=读延时-1 ， （ 3 ）正常和实力弱的数据输出
驱动程序， （ 4 ）片外驱动器（ OCD）阻抗调整
（ 5 ）的ODT （片上终端）的功能。
所有的控制和地址输入与同步
对外部提供的差分时钟。输入锁存
在差分时钟的交叉点（ CK的上升沿和CK的下降沿继续
荷兰国际集团） 。所有I / O都具有单端DQS或昼夜温差同步
髓鞘（ DQS ， DQS）对在源同步方式。一
×8的组织成分17位的地址总线，用于×4和和一个
16位地址总线，用于x16的部件被用来传送排，
在RAS列和银行地址信息/ CAS多
路复用的风格。
在DDR2器件具有1.8V +/- 0.1V电源供电
而在FBGA封装。
自动刷新和自刷新模式以及提供
各种节能省电模式。
描述的功能性和时序规范
包括在这个数据表是的DLL启用模式
操作。
第3页
Rainer.Weidlich@Infineon.com
牧师1.02 2004年5月
在网络连接霓虹灯技术
HYB18T1G400/800/160AF
1GB DDR2 SDRAM
1.1订购信息
产品型号
HYB18T1G400AF(L)-5
HYB18T1G800AF(L)-5
HYB18T1G160AF(L)-5
HYB18T1G400AF(L)-3.7
HYB18T1G800AF(L)-3.7
HYB18T1G160AF(L)-3.7
HYB18T1G400AF(L)-3
HYB18T1G800AF(L)-3
HYB18T1G160AF(L)-3
HYB18T1G400AF(L)-3S
HYB18T1G800AF(L)-3S
HYB18T1G160AF(L)-3S
4&5
333
DDR2-667
4&5
266
DDR2-533
3,4 & 5
200
DDR2-400
CAS
潜伏期
时钟
（兆赫）
速度
分类
DRAM组织
银行8 ×32兆比特×4
银行8 ×16兆比特×8
银行8 ×8兆比特×16
银行8 ×32兆比特×4
银行8 ×16兆比特×8
银行8 ×8兆比特×16
银行8 ×32兆比特×4
银行8 ×16兆比特×8
银行8 ×8兆比特×16
银行8 ×32兆比特×4
银行8 ×16兆比特×8
银行8 ×8兆比特×16
包
68引脚FBGA
68引脚FBGA
92引脚FBGA
68引脚FBGA
68引脚FBGA
92引脚FBGA
68引脚FBGA
68引脚FBGA
92引脚FBGA
68引脚FBGA
68引脚FBGA
92引脚FBGA
5
注意事项：
1）产品命名看到这个数据表第10
2）版本与在该部件编号为“L”是在标准组件的具有降低的IDD6自刷新低功率版本
电流。请参阅IDD电流规格6.1节。
3 ）所有的FBGA封装是无铅的。
1.2引脚说明
1.2.1 X4组件
符号
A0~A13
A0~A9,A11
BA0 ， BA1 ， BA2
A10/AP
CS
RAS
CAS
WE
DQ0~DQ3
CKE
CK ， CK
DM
功能
行地址输入
列地址输入
银行地址输入
列地址输入
对于自动预充电
芯片选择
行地址选通
列地址选通
写使能
数据输入/输出（ X4 ）
时钟使能
差分时钟输入
数据输入掩码
符号
DQS ， DQS
NC
VDD
VSS
VDDQ
VSSQ
VDDL
VSSDL
VREF
ODT
NC
功能
差分数据选通信号
无连接（芯片到管脚）
电源电压
地
电源电压DQ
地面的DQ
电源电压为DLL
地面DLL
参考电压为SSTL
输入
片上终端启用
没有连接
第4页
REV 。 1.02
2004年5月
在网络连接霓虹灯技术
2007年2月
HYS72T128001HR–5–A
HYS72T256000HR–[3S/3.7/5]–A
240引脚注册的DDR SDRAM模块
RDIMM
DDR2 SDRAM
符合RoHS
互联网数据表
修订版1.4
互联网数据表
HYS72T[128/256]00xHR–[3S/3.7/5]–A
注册DDR2 SDRAM模组
HYS72T128001HR - 5 -A ， HYS72T256000HR- [ 3S / 3.7 / 5 ] -A
修订历史： 2007-02 ，牧师1.4
页面
所有
所有
所有
科目（自上次调整的重大变化）
改编网络版
新增HYS72T256000HR - 3S -A ：更新订购信息，框图，
I
DD
电流， SPD码
更新奇梦达
新增HYS72T128001HR - 5 -A ：更新订购信息，框图，
I
DD
电流， SPD代码和
包装说明相应
5
20
29
28, 32
35
加入高温自刷新功能列表，工作温度和SPD码
改变的脚注1 （表9）为“注意”
添加脚注2
I
DD
电流（表18）
SPD代码更新
封装外形图更新
以前的版本：版本1.31 ， 2006-09
以前的版本：版本1.3 ， 2006-01
以前的版本：版本1.2 ， 2005-08
我们倾听您的意见
你觉得本文件中的任何信息是错误的，不明确或缺少呢？
您的反馈将帮助我们不断改进本文档的质量。
请将您的建议（包括参照本文档） ：
techdoc@qimonda.com
qag_techdoc_rev400 / 3.2质量保证小组/ 2006-08-01
03062006-GD6J-14FP
2
互联网数据表
HYS72T[128/256]00xHR–[3S/3.7/5]–A
注册DDR2 SDRAM模组
1
概观
本章提供了240引脚注册DDR SDRAM模块产品系列的概述，并介绍了其主要
的特点。
1.1
特点
自动刷新（ CBR）和自刷新
平均更新周期7.8微秒在
T
例
低于
85 ℃， 85 ℃和95 ℃的3.9微秒
通过EMRS2设置可编程自刷新速率
所有输入和输出SSTL_18兼容
片外驱动器阻抗调整（ OCD）和片上
端接（ ODT ）
串行存在检测为E
2
舞会
RDIMM尺寸（标称） ：
30,00毫米高， 133.35毫米宽
基于JEDEC标准参考卡的布局原
卡“ A- F”和“ C- H”
符合RoHS标准的产品
1)
240针PC2-4200和PC2-3200 DDR2 SDRAM
适用于PC ，工作站和服务器主内存模块
内存的应用程序。
一个128M排名
×72,
256M
×72
模块组织
128M ×8 ， 256M
×4
组织芯片
标准双倍数据速率 - 双同步DRAM
（ DDR2 SDRAM ），采用单+ 1.8 V （ ± 0.1 V）电源
供应
1和2 GB的内置模块与1千兆位的DDR2 SDRAM中
P- TFBGA - 68 chipsize包。
比DDR2-400更快的所有速度等级符合
DDR2-400的时序规格为好。
可编程CAS潜伏期（ 3 ， 4 & 5 ） ，突发长度
（ 4 & 8 ）和突发类型
表1
性能表
产品型号代码的运行速度
速度等级
马克斯。时钟频率
@CL5
@CL4
@CL3
分钟。 RAS -CAS延迟
分钟。行预充电时间
分钟。行活动时间
分钟。行周期时间
–3S
PC2–5300
5–5–5
–3.7
PC2–4200
4–4–4
266
266
200
15
15
45
60
–5
PC2–3200
4–4–4
200
200
200
15
15
40
55
单位
—
兆赫
兆赫
兆赫
ns
ns
ns
ns
f
CK5
f
CK4
f
CK3
t
RCD
t
RP
t
RAS
t
RC
333
266
200
15
15
45
60
1 ）符合RoHS产品：使用某些有害物质指令（RoHS ）的电气和电子设备中限制的定义
在指令2002/95 /由27理事会，欧洲议会和2003年1月发行的这些物质包括汞EC ，
铅，镉，六价铬，多溴联苯和多溴联苯醚。
修订版1.4 ， 2007-02
03062006-GD6J-14FP
3
互联网数据表
HYS72T[128/256]00xHR–[3S/3.7/5]–A
注册DDR2 SDRAM模组
1.2
描述
通过寄存器设备的信号重新驱动的DIMM和
锁相环（PLL）的时钟分配。这降低了电容
加载到系统总线，但增加了一个周期到SDRAM
时序。去耦电容器被安装在PCB上
板。该功能的DIMM串行存在检测的基础上
串行ê
2
使用2针我PROM设备
2
C协议。第一
128字节被编程的配置数据和
128字节是提供给客户。
奇梦达HYS72T [ 128/256 ] 00xHR- [ 3S / 3.7 / 5 ] -A模块
家庭是注册的DIMM模块， 30.0毫米高
基于DDR2技术。 DIMM是作为ECC
在128M模块
×72
（ 1 GByte的）和256M
×72
（ 2 GByte的）
组织和密度，用于安装到240针
连接器插座。
存储器阵列的设计与1-Gb双数据速率 -
二（DDR2 ）同步DRAM中。所有的控制和地址
表2
对于符合RoHS的产品订货信息
产品类型
1)
PC2–5300
HYS72T256000HR–3S–A
PC2–4200
HYS72T256000HR–3.7–A
PC2–3200
HYS72T128001HR–5–A
HYS72T256000HR–5–A
1GB 1Rx8 PC2-3200R - 333-12 -F0
2GB 1Rx4 PC2-3200R - 333-11 -H0
1等级， ECC
1等级， ECC
1吉比特（ × 8 ）
1千兆位（ ×4）的
2GB 1Rx4 PC2-4200R - 444-11 -H0
1等级， ECC
1千兆位（ ×4）的
2GB 1Rx4 PC2-5300R - 444-11 -H0
1等级， ECC
1千兆位（ ×4）的
合规守则
2)
描述
SDRAM技术
1 ）所有产品类型结束与一个地方的代码，指定硅片版本。例如： HYS72T256000HR - 3.7 -A ，表示修订版“A”死亡
用于DDR2 SDRAM元件。对于所有的奇梦达DDR2模块和组件的命名看
第6章
本数据手册。
2 ）合规守则印在模块标签上，并描述了速度等级，如“ PC2-4200R - 444-11 - H0 ”，其中
4200R是指注册DIMM模块4.26 GB /秒的带宽模块和“ 444-11 ”，是指列地址选通（ CAS ）
延时= 4 ，行列延时（ RCD ）的延迟= 4，行预充电（ RP ）延迟= 4采用了最新的JEDEC SPD修订版1.1和
生产的原卡“ F”
表3
地址格式
DIMM
密度
1 GB
2 GB
模块
组织
128M
×72
256M
×72
内存
秩
1
1
ECC /
非ECC
ECC
ECC
＃的＃的SDRAM行/行/列
位
9
18
14/3/11
14/3/11
生
卡
A-F
C-H
修订版1.4 ， 2007-02
03062006-GD6J-14FP
4
互联网数据表
HYS72T[128/256]00xHR–[3S/3.7/5]–A
注册DDR2 SDRAM模组
表4
在模块组件
产品类型
1)
HYS72T128001HR
HYS72T256000HR
DRAM组件
1)
HYB18T1G800AF
HYB18T1G400AF
DRAM密度
1千兆
1千兆
DRAM组织
128M
×8
256M
×4
记
2)
2)
1 ）绿色产品
2）关于这些模块在DRAM元件的所有功能的详细描述，请参见组件数据表。
修订版1.4 ， 2007-02
03062006-GD6J-14FP
5
QQ：2881677436 复制
