一吨一台S等他，V 1 0 2，M A Y 2 0 0 4
Y B 1 8，T 1 G 4 00 A F
Y B 1 8，T 1个G 8 00 A F
Y B 1 8，T 1个G 1 60 A F
1 G B I T D D个R 2 ，D R AM
M E M O对R P ，R 0 ú TS
的Ne V é
S T O·P
吨H I N·K I N克。
版2004-05-03
出版英飞凌科技股份公司，
圣 - 马丁大街53 ，
81669慕尼黑，德国
英飞凌科技股份公司04年5月7日。
版权所有。
请注意！
此处的信息给出描述某些组件，不得被认为是一个保证
的特点。
交货条件和权利，以技术变革保留。
在此，我们不承担任何及所有担保，包括但不限于非侵权的保证，关于
电路，说明和图表说明本发明。
在网络连接霓虹灯技术是经过批准的CECC制造商。
信息
有关技术，交货条款及条件和价格的进一步信息，请联系离您最近的
英飞凌科技厅在德国或我们的英飞凌科技在全球的代表
（ www.infineon.com ） 。
警告
由于技术要求组件可能含有危险物质。有关的各类信息
的问题，请联系距您最近在网络霓虹技术连接CE认证。
在网络连接霓虹灯技术的组件只能用于生命支持设备或系统的明确的书面
英飞凌科技的批准，如果可以合理预期此类组件的故障引起的
生命支持设备或系统中，或发生故障而影响该设备或系统的安全性或有效性。生活
支持设备或系统的目的是要植入在人体内，或支持和/或保持和
维持和/或保护人的生命。如果失败了，这是合理的假设，该用户或其它的健康
人可能受到威胁。
.
HYB18T1G400/800/160AF
数据表修订版1.02 （ 05.04 ）
特点
高性能：
-5
加速排序
DDR2
-400
-3.7
DDR2
-533
-3S
DDR2
-667
-3
DDR2
-667
1GB DDR2 SDRAM
单位
TCK
兆赫
Mb / s的/引脚
箱子
（ CL - tRCD的-TRP ）
马克斯。时钟频率
3-3-3 4-4-4 5-5-5 4-4-4
200
400
3
15
15
40
55
266
533
4
15
15
45
60
5
15
15
45
60
333
667
4
12
12
45
57
数据速率
CAS延迟（ CL ）
tRCD的
激进党
tRAS的
TRC
TCK
ns
ns
ns
ns
1.8V ± 0.1V电源
1.8 V± 0.1V （ SSTL_18 ）兼容）I / O
DRAM的组织与/ 4 ， 8和16的数据输出
双数据速率的架构：每两次数据传输
时钟周期， 8内部银行为并行运行
CAS延时：3， 4和5
突发长度： 4和8
差分时钟输入（ CK和CK ）
双向，差分数据选通（ DQS和DQS ）是
发送/接收的数据。与边缘对齐
读取数据中心对齐与写入数据
DLL对齐DQ和DQS转换时钟
DQS可以用于单端数据选通信操作被禁止
化
进入每个时钟上升沿命令，数据和
数据掩码被引用到的DQS的两个边缘
数据掩码（ DM ），用于写入数据
中科院发布了可编程的附加延迟更好
指令和数据总线效率
片外驱动器阻抗调整（ OCD ）和复模机
端接（ ODT）为更好的信号质量。
自动预充电操作进行读取和写入突发
自动刷新，自刷新和节能电源 -
断模式
平均更新周期7.8μs的一件T
例
低于
85
o
C， 3.9μs 85
o
C和95
o
C
强和弱强度数据输出驱动器
1K页面大小×4 & ×8 ，
2K页大小为X16
无铅封装：
68引脚FBGA为X4 & X8组件
92引脚FBGA对于x16组件
1.0说明
1GB的双数据速率2 （ DDR2 ） DRAM的是高速
CMOS双数据速率2同步DRAM设备CON-
泰宁1073741824位，并在内部配置为
八进制银行的DRAM 。 1GB的芯片被组织成要么32兆
×4 I / O ×8银行的16Mbit ×8的I / O ×8银行或8Mbit的X 16 I / O ×8
银行设备。这些同步设备实现高速
高达667兆比特/秒/引脚gen-的双数据速率的传输速率
ERAL应用。
该芯片的设计符合所有主要的DDR2 DRAM的关键
特点： （ 1 ）贴有CAS延迟时间相加， （ 2 ）写入延迟
=读延时-1 ， （ 3 ）正常和实力弱的数据输出
驱动程序， （ 4 ）片外驱动器（ OCD）阻抗调整
（ 5 ）的ODT （片上终端）的功能。
所有的控制和地址输入与同步
对外部提供的差分时钟。输入锁存
在差分时钟的交叉点（ CK的上升沿和CK的下降沿继续
荷兰国际集团） 。所有I / O都具有单端DQS或昼夜温差同步
髓鞘（ DQS ， DQS）对在源同步方式。一
×8的组织成分17位的地址总线，用于×4和和一个
16位地址总线，用于x16的部件被用来传送排，
在RAS列和银行地址信息/ CAS多
路复用的风格。
在DDR2器件具有1.8V +/- 0.1V电源供电
而在FBGA封装。
自动刷新和自刷新模式以及提供
各种节能省电模式。
描述的功能性和时序规范
包括在这个数据表是的DLL启用模式
操作。
第3页
Rainer.Weidlich@Infineon.com
牧师1.02 2004年5月
在网络连接霓虹灯技术
HYB18T1G400/800/160AF
1GB DDR2 SDRAM
1.1订购信息
产品型号
HYB18T1G400AF(L)-5
HYB18T1G800AF(L)-5
HYB18T1G160AF(L)-5
HYB18T1G400AF(L)-3.7
HYB18T1G800AF(L)-3.7
HYB18T1G160AF(L)-3.7
HYB18T1G400AF(L)-3
HYB18T1G800AF(L)-3
HYB18T1G160AF(L)-3
HYB18T1G400AF(L)-3S
HYB18T1G800AF(L)-3S
HYB18T1G160AF(L)-3S
4&5
333
DDR2-667
4&5
266
DDR2-533
3,4 & 5
200
DDR2-400
CAS
潜伏期
时钟
（兆赫）
速度
分类
DRAM组织
银行8 ×32兆比特×4
银行8 ×16兆比特×8
银行8 ×8兆比特×16
银行8 ×32兆比特×4
银行8 ×16兆比特×8
银行8 ×8兆比特×16
银行8 ×32兆比特×4
银行8 ×16兆比特×8
银行8 ×8兆比特×16
银行8 ×32兆比特×4
银行8 ×16兆比特×8
银行8 ×8兆比特×16
包
68引脚FBGA
68引脚FBGA
92引脚FBGA
68引脚FBGA
68引脚FBGA
92引脚FBGA
68引脚FBGA
68引脚FBGA
92引脚FBGA
68引脚FBGA
68引脚FBGA
92引脚FBGA
5
注意事项：
1）产品命名看到这个数据表第10
2）版本与在该部件编号为“L”是在标准组件的具有降低的IDD6自刷新低功率版本
电流。请参阅IDD电流规格6.1节。
3 ）所有的FBGA封装是无铅的。
1.2引脚说明
1.2.1 X4组件
符号
A0~A13
A0~A9,A11
BA0 ， BA1 ， BA2
A10/AP
CS
RAS
CAS
WE
DQ0~DQ3
CKE
CK ， CK
DM
功能
行地址输入
列地址输入
银行地址输入
列地址输入
对于自动预充电
芯片选择
行地址选通
列地址选通
写使能
数据输入/输出（ X4 ）
时钟使能
差分时钟输入
数据输入掩码
符号
DQS ， DQS
NC
VDD
VSS
VDDQ
VSSQ
VDDL
VSSDL
VREF
ODT
NC
功能
差分数据选通信号
无连接（芯片到管脚）
电源电压
地
电源电压DQ
地面的DQ
电源电压为DLL
地面DLL
参考电压为SSTL
输入
片上终端启用
没有连接
第4页
REV 。 1.02
2004年5月
在网络连接霓虹灯技术
QQ：2880707522 复制
