2007年5月
HYS64T128020EML-3S-B
HYS64T128020EML-3.7-B
HYS64T128020EML-5-B
214针无缓冲DDR2 SDRAM MicroDIMM模块
1。·瓦特P流器
初步
互联网数据表
修订版0.5
初步互联网数据表
HYS64T128020EML-[3S/3.7/5]-B
无缓冲DDR2 SDRAM MicroDIMM模块
HYS64T128020EML - 3S -B HYS64T128020EML - 3.7 -B
修订历史： 2007-05 ，牧师0.5
页面
科目（自上次调整的重大变化）
我们倾听您的意见
你觉得本文件中的任何信息是错误的，不明确或缺少呢？
您的反馈将帮助我们不断改进本文档的质量。
请将您的建议（包括参照本文档） ：
techdoc@qimonda.com
qag_techdoc_rev400 / 3.2质量保证小组/ 2006-08-07
05212007-7F24-MITO
2
初步互联网数据表
HYS64T128020EML-[3S/3.7/5]-B
无缓冲DDR2 SDRAM MicroDIMM模块
1
概观
本章介绍了214针无缓冲DDR2 SDRAM MicroDIMM模块产品系列的概述，并介绍
它的主要特征。
1.1
特点
突发刷新，分布式刷新和自刷新
所有输入和输出SSTL_18兼容
OCD （片外驱动器阻抗调整）和ODT
（片上终端）
串行存在检测为E
2
舞会
微型DIMM尺寸（标称）：30毫米高， 54.0毫米
WIDE
基于JEDEC标准参考的布局原卡
“A”
RoHS标准的产品
1)
微-DIMM功能列表
214引脚PC- 5300 ， PC2-4200和PC2-3200 DDR2
用作主内存时， SDRAM内存模块
安装在系统中，如移动台个人电脑。
128M
×
64模块的组织和64M
×16
芯片
组织
JEDEC标准的双倍数据速率，双机同步
的DRAM （ DDR2 SDRAM ），采用单+ 1.8 V （ ± 0.1 V）
电源
1内置有1GB DDR2 SDRMs在chipsize GB模块
封装PG- TFBGA -84 。
可编程CAS潜伏期（ 3 ， 4和5 ） ，突发长度
（ 8 & 4 ）
表1
性能表
产品型号代码的运行速度
速度等级
CAS- RCD -RP潜伏期
马克斯。时钟频率
@CL5
@CL4
@CL3
分钟。 RAS -CAS延迟
分钟。行预充电时间
分钟。行活动时间
分钟。行周期时间
-3S
PC2-5300
5-5-5
–3.7
PC2–4200
4-4-4
266
266
200
15
15
45
60
–5
PC2–3200
3-3-3
200
200
200
15
15
40
55
单位
—
t
ck
兆赫
兆赫
兆赫
ns
ns
ns
ns
f
CK5
f
CK4
f
CK3
t
RCD
t
RP
t
RAS
t
RC
333
266
200
15
15
45
60
1 ）符合RoHS产品：使用某些有害物质指令（RoHS ）的电气和电子设备中限制的定义
在指令2002/95 /由27理事会，欧洲议会和2003年1月发行的这些物质包括汞EC ，
铅，镉，六价铬，多溴联苯和多溴联苯醚。
修订版0.5 ， 2007-05
05212007-7F24-MITO
3
初步互联网数据表
HYS64T128020EML-[3S/3.7/5]-B
无缓冲DDR2 SDRAM MicroDIMM模块
1.2
描述
功能串行存在检测基于串行é
2
舞会
使用2针I设备
2
C协议。前128个字节是
编程的配置数据和被写保护;
第二个128字节是提供给客户。
奇梦达HYS64T128020EML- [ 3S / 3.7 / 5 ] -B模块
家庭是低功耗无缓冲微型DIMM模块
“ MDIMMs ”基于DDR2技术3000毫米的高度。
的DIMM可作为128M
×
64组织和密度，
用于安装到214针夹层连接器
sockets.The存储器阵列的设计和1GB双精度型
数据速率 - 双（DDR2 ）同步DRAM中。脱钩
电容器被安装在PCB板。安装DIMM
表2
订购信息
产品类型
1)
HYS64T128020EML-3S-B
HYS64T128020EML–3.7–B
HYS64T128020EML–5–B
合规守则
2)
1GB 2R × 16 PC2-5300M - 555-12 -A0
1GB 2R × 16 PC2-4200M - 444-12 -A0
1GB 2R × 16 PC2-3200M - 333-12 -A0
描述
两个职级，非ECC
两个职级，非ECC
两个职级，非ECC
SDRAM
技术
1千兆
1千兆
1千兆
1 ）所有的部件号结束与一个地方的代码，指定硅片版本。例如： HYS64T128020EM - 3.7 -B ，表示修订版“B”死亡
用于DDR2 SDRAM元件。对于所有的奇梦达DDR2模块和组件的命名看
第6章
本数据手册。
2 ）合规守则印在模块标签上，并描述了速度等级，如“ PC2-4200M - 444-11 -A0 ，其中4200M手段
微型DIMM模块4.26 GB /秒的带宽模块和“ 444-11 ”，是指列地址选通（ CAS ）延迟= 4 ，行列
延迟（ RCD ）的延迟= 4，行预充电（ RP ）延迟= 4采用了最新的JEDEC SPD 1.1版，并产生对原卡
“A”.
表3
模块组件映射表
质量保证小组的DDR2内存模块
产品型号
1)
密度
SDRAM排名
组织
工作单位
TYPE
号。
1 GB
128Mx64
非ECC
2
x16
8
质量保证小组DDR2 SDRAM组件
原型号
卡
A
HYB18T1G160BFL
密度
地址位
组织行/行/列
UMN
1千兆，
64Mx16
13/3/10
HYS64T128020EML
1 ）绿色产品
修订版0.5 ， 2007-05
05212007-7F24-MITO
4
初步互联网数据表
HYS64T128020EML-[3S/3.7/5]-B
无缓冲DDR2 SDRAM MicroDIMM模块
2
2.1
引脚配置和框图
引脚配置
本章包括引脚配置和框图。
在DDR2 SDRAM微型DIMM的引脚配置中列出的功能
表4
（ 214针） 。中所用的缩写
柱脚和缓冲器类型在解释
表5
和
表6
分别。管脚号在描绘
图1 。
表4
MDIMM的引脚配置
球NO 。
时钟信号
122
194
123
195
43
147
CK0
CK1
CK0
CK1
CKE0
CKE1
I
I
I
I
I
I
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
时钟信号CK的1：0 ，互补时钟信号CK的1：0
注：系统时钟输入。所有的地址和命令行是
采样CK的上升沿的交叉点和下降
CK的边缘。延迟锁定环（DLL ）电路与驱动
时钟的输入和输出定时的读操作是同步的
于输入时钟。
时钟使能1 ： 0
注：激活DDR2 SDRAM CK信号时，高和
停用时， CK信号为低电平。通过停用时钟
CKE0启动省电模式或自刷新模式。
1. 2秩模块
NC
控制信号的
165
62
S0
S1
NC
163
60
56
RAS
CAS
WE
I
I
NC
I
I
I
SSTL
SSTL
SSTL
SSTL
没有连接
注： 1级模块
行地址选通（RAS） ，列地址选通（CAS） ，写
使能（ WE）
注意：当在CK的上升沿的交叉点取样，并
CK下降的边缘， RAS ， CAS和我们定义的操作是
在SDRAM中执行。
银行地址总线1 ： 0
注：选择内部SDRAM存储体
片选等级1 ： 0
1)2)
NC
没有连接
注： 1级模块
名字
针
TYPE
卜FF器
TYPE
功能
地址信号
55
162
BA0
BA1
I
I
SSTL
SSTL
修订版0.5 ， 2007-05
05212007-7F24-MITO
5
QQ：2881677436 复制
