【2007年9月HYB18H256321BF–11/12/14HYB18H256321BF–10256】,IC型号HYB18H256321BF-12,HYB18H256321BF-12 PDF资料,HYB18H256321BF-12经销商,ic,电子元器件-51电子网

2007年9月

HYB18H256321BF–11/12/14

HYB18H256321BF–10

256兆GDDR3图形内存

GDDR3图形内存

符合RoHS

互联网数据表

修订版0.80

互联网数据表

HYB18H256321BF

256兆GDDR3

HYB18H256321BF–11/12/14

HYB18H256321BF–10

修订历史： 2007-09 ，牧师0.80

页面

所有

科目（自上次调整的重大变化）

新的互联网数据表

我们倾听您的意见

你觉得本文件中的任何信息是错误的，不明确或缺少呢？

您的反馈将帮助我们不断改进本文档的质量。

请将您的建议（包括参照本文档）：

techdoc@qimonda.com

qag_techdoc_rev411 / 3.31质量保证小组/ 2007-01-22

09132007-07EM-7OYI

互联网数据表

HYB18H256321BF

256兆GDDR3

1.1

概观

特点

用于写命令的数据面膜

单端每字节的读选通（ RDQS ）。 RDQS边沿

与读取数据对齐

单端写选通（ WDQS ）每字节。 WDQS

中心对齐与写入数据

DLL对齐RDQS和DQ转换与时钟

可编程IO接口包括片上端接

（ ODT ）

Autoprecharge选项并发自动预充电

支持

4K刷新（ 32毫秒）

自动刷新和自刷新

PG- TFBGA -136封装（10毫米

14mm)

校准输出驱动器。有源终端支持

RoHS标准的产品

本章列出的产品系列HYB18H256321BF和订购信息的所有主要功能。

2.0 V

DDQ

IO电压HYB18H256321BF - 10

2.0 V

核心电压HYB18H256321BF - 10

1.8 V

DDQ

IO电压HYB18H256321BF -11/ 12月14日

1.8 V

核心电压HYB18H256321BF -11/ 12月14日

组织： 2048K

4银行

4096行和512列（ 128决堤的开始位置），每

银行

差分时钟输入（ CLK和CLK ）

7 CAS等待时间，8，9 ，10，11 ，12，13 ，14，15 ，16，17

写的3延迟，4，5 ，6，7

带8的长度如图4所示，脉冲串序列。

4N预取

总之RAS为写操作时序CAS

RAS

锁定支持

可编程的写操作与自动预充电

表1

订购信息

产品型号

HYB18H256321BF–11/12/14

HYB18H256321BF–10

1 ） HYB ：代号为内存组件

18H:

DDQ

= 1.8 V

256 ： 256兆位密度

32 ：组织

B：产品版本

F：无铅和无卤素

组织

×32

时钟（ MHz）的

1000/900/800/700

包

PG–TFBGA–136

1 ）符合RoHS产品：使用某些有害物质指令（RoHS ）的电气和电子设备中限制的定义

在指令2002/95 /由27理事会，欧洲议会和2003年1月发行的这些物质包括汞EC ，

铅，镉，六价铬，多溴联苯和多溴联苯醚。

牧师0.80 ， 2007-09

09132007-07EM-7OYI

互联网数据表

HYB18H256321BF

256兆GDDR3

1.2

描述

奇梦达256兆GDDR3图形内存是一种高速存储设备，专为高带宽密集型

应用，如PC图形系统。该芯片的4个银行体系结构进行了优化，速度快。

HYB18H256321BF使用双数据速率接口和一个4

- 预取架构。该GDDR3接口传输两个32

每个时钟周期比特宽的数据字到/从I / O引脚。对应于该4

- 预取单个读或写访问权限由

一个128比特宽，一个时钟周期的数据在内部存储器中的核心和四个相应的32位宽的二分之一，顺时针转

周期数据传输的I / O引脚。

单端单向读取和写入数据选通信号，同时发送读取和写入分别数据

为了在两个图形SDRAM和控制器中的接收器正确地捕获数据。数据选通信号的组织

每对32位宽的接口的字节。对于读命令RDQS是边沿对齐的数据，并且WDQS是中央重点

与写命令的数据一致。

该HYB18H256321BF工作在差分时钟（ CLK和CLK ）。命令（地址和控制信号）的

在CLK的每一个上升沿注册。输入数据被登记在WDQS的两个边缘，而输出数据被引用到

RDQS的两个边缘。

在本文档中提到的“ CLK的上升沿， ”暗示CLK的上升沿的交叉和下降沿

的CLK 。同样，“ CLK的负边沿”，是指CLK的负边沿和CLK的上升沿的交叉。

引用RDQS都应当被解释为任何或所有RDQS<3 ： 0> 。 WDQS ，糖尿病和DQ应该以类似的解释

时尚。

读取和写入访问到HYB18H256321BF是突发式。突发长度被固定为4和8和两个最低

突发地址显著位“不关心”，并在内部设置为LOW 。访问开始时的注册

激活命令，然后接着读或写命令。地址位注册暗合了

激活命令用于选择要访问的银行，该行。地址位注册暗合了

读或写命令用于选择银行和突发访问的列位置。每4银行

由4096行单元和512列的位置。自动预充电功能可以读取和合并

WRITE ，以提供一个自定时行预充电时的突发访问结束时启动的。管道内衬，多组

在HYB18H256321BF的架构允许并发操作，从而通过隐藏行提供高效带宽

预充电及激活时间。

“开模终端”接口（ ODT）进行了优化，高频数字数据传输和内部控制。该

端接电阻值可以使用一个外部电阻器ZQ或禁用通过扩展模式寄存器进行设置。

输出驱动器阻抗可以通过使用扩展模式寄存器设置。它可以被设置为ZQ / 6 （自动校准）或

到35％，40或45欧姆。

自动刷新和掉电与自刷新操作的支持。

一个工业标准的PG- TFBGA -136封装用它可实现超高速数据传输速率和简单

升级从以前的DDR SDRAM显卡产品的路径。

牧师0.80 ， 2007-09

09132007-07EM-7OYI

互联网数据表

HYB18H256321BF

256兆GDDR3

CON组fi guration

图1

Ballout 256 - Mbit的GDDR3图形内存[顶视图， MF =低]

牧师0.80 ， 2007-09

09132007-07EM-7OYI