HY57V561620C(L)T(P)
4银行x 4米X 16Bit的同步DRAM
描述
该HY57V561620C （L ）T （ P）系列是268,435,456bit CMOS同步DRAM ，非常适合主存储应用
这需要大的存储密度和高带宽。 HY57V561620C （L ）， T（ P）系列被组织为4,194,304x16 4banks 。
HY57V561620C （L） T（ P）的系列是提供参考时钟的正边缘完全同步操作。所有输入和输出
与时钟输入的上升沿同步。的数据通路内部流水线，以达到非常高的带宽。所有输入
和输出电压电平与LVTTL兼容。
可编程选项包括管道的长度（ 2个读延迟或3）通过启动连续的读或写周期中，数
一个单一的控制命令（的1,2,4,8或整页的突发长度），以及脉冲串计数序列（顺序或交错） 。一阵读或
正在进行的写周期可以由一个脉冲串被终止终止命令，或者可以通过一个新的脉冲串读或中断，替换
写在任何周期命令。 （此流水线设计不是由` 2N`规则的限制。 ）
特点
单3.3 ± 0.3V电源
所有器件引脚与LVTTL接口兼容
JEDEC标准400mil 54pin TSOP- II与引脚为0.8mm
间距（引线封装，或无铅封装）
所有输入和输出参考系统的正沿
时钟
通过UDQM ， LDQM数据屏蔽功能
国内四家银行的操作
自动刷新和自刷新
8192刷新周期/ 64ms的
可编程的突发长度和突发类型
- 1，2 ，4，8或全部页面为顺序突发
- 1，2 ，4或8对交错突发
可编程CAS延时; 2 ， 3个时钟
订购信息
产品型号
HY57V561620C(L)T(P)-6
HY57V561620C(L)T(P)-7
HY57V561620C(L)T(P)-K
HY57V561620C(L)T(P)-H
HY57V561620C(L)T(P)-8
HY57V561620C(L)T(P)-P
HY57V561620C(L)T(P)-S
注意：
1. HY57V561620CT系列
2. HY57V561620CLT系列
：正常功率&引线54Pin TSOP II
：低功耗&引线54Pin TSOP II
时钟频率
166MHz
143MHz
133MHz
133MHz
125MHz
100MHz
100MHz
动力
组织
接口
400mil 54pin TSOP II
（普通）
/
低功耗
4Banks X 4Mbits X16
LVTTL
（含铅）
/
无铅
3. HY57V561620CTP系列：正常功率&无铅54Pin TSOP II
4. HY57V561620CLTP系列：低功耗&无铅54Pin TSOP II
这份文件是一个普通的产品说明，如有变更，恕不另行通知。 Hynix半导体公司不承担任何责任
使用电路的说明。没有专利许可。
2004年修订版0.5 / 6月
1
HY57V561620C(L)T(P)
引脚配置
V
DD
DQ0
V
DDQ
DQ1
DQ2
V
SSQ
DQ3
DQ4
V
DDQ
DQ5
DQ6
V
SSQ
DQ7
V
DD
LDQM
/ WE
/ CAS
/ RAS
/ CS
BA0
BA1
A10/AP
A0
A1
A2
A3
V
DD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54pin TSOP II
400mil X 875mil
0.8毫米引脚间距
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
V
SS
DQ15
V
SSQ
DQ14
DQ13
V
DDQ
DQ12
DQ11
V
SSQ
DQ10
DQ9
V
DDQ
DQ8
V
SS
NC
UDQM
CLK
CKE
A12
A11
A9
A8
A7
A6
A5
A4
V
SS
引脚说明
针
CLK
CKE
CS
BA0 ， BA1
A0 ~ A12
时钟
时钟使能
芯片选择
银行地址
地址
行地址选通，
列地址选通，
写使能
数据输入/输出面膜
数据输入/输出
电源/接地
数据输出电源/接地
无连接
引脚名称
描述
系统时钟输入。所有其它输入被登记到在SDRAM中
CLK的上升沿
控制内部时钟信号和去激活时， SDRAM的将其中
中断电状态，暂停或自刷新
启用或禁用除CLK ， CKE ， UDQM和LDQM所有输入
选择银行RAS活动期间激活
CAS活动期间选择银行进行读/写
行地址： RA0 RA12 ，列地址： CA0 CA8
自动预充电标志： A10
RAS ， CAS和WE定义操作
请参阅功能真值表细节
控制输出缓冲器中读取模式和口罩的输入数据在写入模式
复用的数据输入/输出引脚
电源为内部电路和输入缓冲器
电源，输出缓冲器
无连接
RAS ， CAS ， WE
UDQM ， LDQM
DQ0 DQ15
V
DD
/V
SS
V
DDQ
/V
SSQ
NC
2004年修订版0.5 / 6月
2
HY57V561620C(L)T(P)
功能框图
4Mbit的X 4banks ×16的I / O同步DRAM
自刷新逻辑
＆放大器;定时器
内部行
计数器
CLK
行活动
4Mx16银行3
CKE
CS
RAS
CAS
WE
UDQM
LDQM
ROW
PRE
解码器
4Mx16银行2
X解码器
X解码器
4Mx16银行1
X解码器
X解码器
X解码器
4Mx16银行0
状态机
状态机
COLUMN
活跃
X解码器
X解码器
DQ0
DQ1
感测放大器& I / O门
X解码器
内存
CELL
ARRAY
I / O缓冲器&逻辑
COLUMN
PRE
解码器
解码器
DQ14
DQ15
BANK SELECT
列添加
计数器
A0
A1
地址
注册
地址缓冲器
地址缓冲器
A12
BA0
BA1
模式寄存器
2004年修订版0.5 / 6月
BURST
计数器
CAS延迟
数据输出控制
管线控制
3
HY57V561620C(L)T(P)
绝对最大额定值
参数
环境温度
储存温度
任何引脚相对于V电压
SS
在V电压
DD
相对于V
SS
短路输出电流
功耗
焊接温度
时间
T
A
T
英镑
V
IN
, V
OUT
V
DD,
V
DDQ
I
OS
P
D
T
SOLDER
符号
0 ~ 70
-55 ~ 125
-1.0 ~ 4.6
-1.0 ~ 4.6
50
1
260
10
等级
°C
°C
V
V
mA
W
°C
美国证券交易委员会
单位
注意：
工作在高于绝对最大额定值可以器件的可靠性产生不利影响
DC工作条件
值（TA = 0 70℃ ）
参数
电源电压
输入高电压
输入低电压
符号
V
DD
, V
DDQ
V
IH
V
IL
民
3.0
2.0
- 0.3
典型值。
3.3
3.0
0
最大
3.6
VDDQ + 0.3
0.8
单位
V
V
V
记
1
1,2
1,3
注意：
1.所有电压参考V
SS
= 0V
2.V
IH
（max）是可接受的5.6V的交流脉冲宽度与
≤3ns
持续时间
3.V
IL
（分钟）是可以接受的-2.0V交流脉冲宽度
≤3ns
持续时间
交流工作条件下
值（TA = 0 70℃ ，V
DD
=3.3
±
0.3V, V
SS
=0V)
参数
AC输入高/低电平电压
输入定时测量参考电平电压
输入的上升/下降时间
输出定时测量参考电平
输出负载电容的访问时间测量
符号
V
IH
/ V
IL
VTRIP
TR / TF
Voutref
CL
价值
2.4/0.4
1.4
1
1.4
50
单位
V
V
ns
V
pF
1
记
注意：
1.输出负载来测量访问时间相当于两个TTL门和一个电容（ 50pF的）
有关详细信息，请参阅AC / DC输出电路
2004年修订版0.5 / 6月
4
HY57V561620C(L)T(P)
电容
（ TA = 25°C ， F = 1MHz的）
-6/7/K/H
参数
输入电容
CLK
A0 A12 ， BA0 ， BA1 ， CKE ， CS ， RAS ， CAS ，
WE ， UDQM ， LDQM
数据输入/输出电容
DQ0 DQ15
针
符号
民
C
I1
CI
2
C
I / O
2.5
2.5
4.0
最大
3.5
3.8
6.5
民
2.5
2.5
4.0
最大
4.0
5.0
6.5
pF
pF
pF
-8/P/S
单位
输出负载电路
Vtt=1.4V
RT=250
产量
50pF
产量
50pF
DC输出负载电路
AC输出负载电路
DC特性I
值（TA = 0 70℃ ，V
DD
=3.3
±
0.3V)
参数
输入漏电流
输出漏电流
输出高电压
输出低电压
I
LI
I
LO
V
OH
V
OL
符号
分钟。
-1
-1
2.4
-
最大
1
1
-
0.4
单位
uA
uA
V
V
记
1
2
I
OH
= -4mA
I
OL
= + 4毫安
注意：
1.V
IN
= 0至3.6V ，所有其他引脚没有在V测试
IN
=0V
2.D
OUT
被禁用，V
OUT
= 0 3.6V
2004年修订版0.5 / 6月
5
QQ：2881677436 复制
