HV633
HV633
32通道128级灰度幅度，灯罩
显示列驱动器
特点
5V CMOS输入
高达80V的电压调制
能够128级灰度阴影
24MHz的数据吞吐速率
每台设备32输出（可级联）
引脚可编程移位方向（ DIR ）
D / A转换周期为20μs
在输出二极管的结构允许使用
在能量回收系统
集成HVCMOS
技术
有3面64引脚封装鸥翼式
概述
该HV633是一款32通道驱动器IC，适用于灰度显示使用。
它被设计成产生在3和变化的输出电压
80伏。这种幅度调制的输出通过促进
外部斜坡电压V
R
。见工作原理的详细
的解释。
这种装置由一个双16位的移位寄存器， 32个数据锁存器
和比较器，以及控制逻辑预制棒128级灰度
遮光。有7位的数据输入端。数据是通过偏移
在时钟的两个边沿移位寄存器，从而导致数据传输
率的两倍的移位时钟频率。当DIR引脚为高电平，
CSI / CSO是输入/输出芯片选择脉冲。当DIR
低时， CSI / CSO是输出/输入芯片选择脉冲。该
DIR = HIGH还允许HV633在反转向数据
从封装的顶部看时顺时针方向转动。
当DIR引脚为低电平时，数据被移位在顺时针方向。
输出电路允许其存储在输出的能量
电容要返回到V
PP
通过的体二极管
输出晶体管。
应用
电致发光显示器
Polycholesteric显示
功能框图
低电压
电源
V
坡道
高压
电源
SCI
SC
低电压
高压
HV
OUT
1
LC
CC
移位寄存器
锁存器
比较
计数器
32
源极跟随器
输出缓冲器
~
~
HV
OUT
32
上海合作组织
I
BIAS
控制
V
CTL
R
CTL
08/08/03rev.3
Supertex公司公司不建议使用其产品在生命支持应用程序除非收到足够的"products责任将不会有意地销售其产品用于此类应用
agreement." Supertex公司赔偿保险不承担设备使用说明的责任，并限制其更换设备来确定赔偿责任是有缺陷的，由于
做工。没有责任承担可能的遗漏或不准确。电路和规格如有变更，恕不另行通知。有关最新的产品规格，请参阅
1
Supertex公司网站： http://www.supertex.com 。有关Supertex公司所有产品完全责任的信息，请参阅最新的数据手册或向Supertex公司网站上的法律/免责声明页面。
HV633
绝对最大额定值
电源电压，V
DD1
电源电压，V
PP
逻辑输入
水平
1
地电流
2
连续总功率耗散
3
最高结式温
存储温度范围
铅温度1.6mm （ 1/16英寸）
从案例10秒
1
订购信息
封装选项
设备
HV633
64引脚3 - 双面胶鸥翼
HV633PG
DIE
HV633X
-0.5V至+ 7.5V
-0.5V至+ 90V
-0.5到V
DD
+ 0.5V
1.5A
2.0W
125°C
-65 ° C至+ 150°C
260°C
注意事项：
1.所有电压都参考GND 。
2.占空比由总功耗封装的限制。
3.对于经营超过25° C的环境线性降额到125 ℃， 22.2mW / ℃。
上电顺序应该如下：
1.连接地线。
2.将V
DD
.
3.将所有输入（数据， CLK ，启用等）到已知状态。
4.应用V
PP
.
断电顺序应该是在上述的相反。
电气特性
（在T
A
= 25℃时，在操作条件下，除非另有规定）
低电压直流特性（数字）
符号
I
DD
I
DDQ
I
IH
I
IL
C
IN2
I
OH
I
OL
参数
V
DD
电源电流
静态V
DD
电源电流
高层次的输入电流
低电平输入电流
输入电容（数据， LC ， SC ， CC ）
高电平输出电流
低电平输出电流
-2.0
2.0
1.0
-1.0
民
典型值
1
12
最大
20
200
50
-50
15
单位
mA
A
A
A
pF
mA
mA
条件
f
SC
- 12MHz的
f
CC
- 12MHz的
所有V
IN
= 0V, V
DD
=最大
V
IH
= V
DD
V
IL
= 0V
V
IN
= 0V ， F = 1.0MHz的
V
DD
= 4.5V
V
DD
= 4.5V
笔记
1.所有典型值是在V
DD
= 5.0V.
2.设计保证。
低电压直流特性（模拟）
符号
I
DD
I
DDQ
参数
V
DD
电源电流
静态V
DD
电源电流
民
典型值
最大
500
200
单位
A
A
条件
f
SC
- 12MHz的
f
CC
- 12MHz的
所有V
IN
= 0V, V
DD
=最大
高压偏置电路的输出变化控制
符号
I
PP
参数
V
PP
电源电流偏置电路
民
典型值
2.0
最大
单位
mA
条件
取决于外部
偏置电路，见表1 。
高压直流特性
符号
I
AOH
I
AOL
V
O
参数
高电压模拟输出电流源
高电压模拟量输出灌电流
高电压输出的最大电压增量
同级别的
2
民
典型值
最大
单位
mA
mA
V
条件
V
PP
= 80V
见测试电路
V
PP
= 80V, V
DD
= 4.5V
V
AO
= 2.0V
在所有灰度级
见性能曲线
见性能曲线
±0.2
HV633
推荐工作条件
符号
V
DD
V
DD
V
IH
V
IL
V
BIAS
V
CTL
V
PP
V
R
f
SC
参数
低电压数字供电电压
低压模拟电源电压
高电平输入电压（模拟和数字）
低电平输入电压（模拟和数字）
I
PP
控制电路的偏置电压
I
PP
控制电路控制电压
高压电源
斜坡电压
移位时钟工作频率（在V
DD
= 5.5V)
-0.3
0
民
4.5
4.5
V
DD
-1
0
-2.0
0
0
2.0
80
V
PP
-2
12
典型值
5.0
5.0
最大
5.5
5.5
V
DD
1.0
单位
V
V
V
V
V
V
V
V
兆赫
电气特性
AC特性
(V
DD
= 5.5V ，T
A
= 25°C)
逻辑时序
符号
f
SC
f
DIN
t
SS
t
HS
t
WA
t
DS
t
DH
t
WD
t
WLC
t
DLCR
t
DRCC1
t
DSL
t
中信建投
t
WSC
t
CCC
t
华西都市报
参数
移位时钟工作频率
数据频率
CSI / CSO脉冲移位时钟建立时间
CSI / CSO脉冲移位时钟保持时间
CSI脉冲宽度
数据移位时钟建立时间
数据移位时钟保持时间
数据中的脉冲宽度
负载的计数脉冲宽度
加载计数斜坡延迟
斜计数时钟延迟
移位时钟装载计数延迟时间
移位时钟周期时间
移位时钟脉冲宽度
计数时钟周期时间
计数时钟脉冲宽度
98
49
98
49
1.0
0.47
98
40
0
49
20
0
24
98
民
典型值
最大
12
24
单位
兆赫
兆赫
ns
ns
ns
ns
ns
ns
ns
s
s
ns
ns
ns
ns
ns
条件
注1 ：
计数时钟启动后0.47μs分钟计数。这等同于一个持续时间为线性斜坡V
R
从0到递减至3V ，假设T的最小值
RR
,
12μs为V的大小斜坡时间
R
= 80V.
V
坡道
定时
符号
t
CR
t
RR
t
HR2
t
FR
参数
斜坡信号的周期时间
斜坡上升时间
斜坡保持时间
斜坡下降时间
民
15
10.6
2
3
15
典型值
最大
单位
s
s
s
s
C
负载
=1nF
条件
注2 ：
最大斜坡保持时间可以长于15微秒，但输出电压HV
OUT
将下垂因泄漏。
3
HV633
表1：
计划来控制我
PP
偏置电流，典型I
PP
选项1
V
BIAS
(V)
0
0
V
CTL
(V)
0.1
1.0
R
CTL
(½)
56K
56K
I
PP
（MA ）
2
7
选项2
V
BIAS
(V)
-1.0
-2.0
V
CTL
(V)
0
0
R
CTL
(½)
56K
56K
I
PP
（MA ）
4
5.5
+
-
VCTL
HV633
VCTL
+
-
RCTL
RCTL
VBIAS
引脚德网络nitions
针＃
30-36
26
22
43
40
名字
D1-D7
SC （移位时钟）
CSI （芯片
选择输入）
CSO （芯片
选择输出）
LC
（加载计数）
功能
输入的二进制格式的并行数据。
触发上升沿和下降沿的数据。这意味着，数据速率总是两倍时钟
率（数据速率= 20MHz的最大时钟如果利率= 10MHz时最大） 。
输入引脚为片选脉冲（当DIR为高电平） 。
输出引脚为片选脉冲（当DIR为低） 。
输入引脚为片选脉冲（当DIR为低） 。
输出引脚为片选脉冲（当DIR为高电平） 。
输入一个脉冲的上升沿使数据从输入锁存器输入比较器锁存器，
且其下降沿启动的这个二进制数据转换为输出电平（D至A）中。
另外，高压
OUT
将清除到零负荷计数开始后。
高电压斜坡输入充电输出级保持电容器（C
H
).
根据需要，该输入可以是线性的或非线性的。
当此引脚连接到V
DD
中，输入数据被移位以升序
即，对应于高压
OUT
1至HV
OUT
32.当连接到LVGND ，输入数据被移位
降序排列，即，对应于高压
OUT
32 HV
OUT
1.
这是地面的逻辑部分。
HVGND和LVGND应在外部连接在一起。
这是接地的高电压（输出）部。
HVGND和LVGND应在外部连接在一起。
该输入偏置输出源极跟随器。
高电压输出。
低压模拟电源电压。
低电压数字供电电压。
电源电压引脚，以防止输出电压被受到其相邻的输出（V
CTL
= 2V对于A
尤其是面板） 。 Ⅴ的组合
CTL
和R
CTL
会降低输出电压变化到小于
同级别的高电压输出端之间的电压增量的所有灰度级±0.2V 。
电流检测电阻接地，以防止输出电压受到影响与其相邻的输出
(R
CTL
= 56K½ for a particular panel). See V
CTL
功能上面。
42
18, 47
28
CC （计数时钟）输入的计数时钟发生器，其增量相比，在比较器锁存器中的数据。
V
R
DIR
27, 38
17, 48
19, 45
1-16
49-64
21
29
24
LVGND
HVGND
V
PP
HV
OUT
1-
HV
OUT
32
V
DD
（ ANALOG ）
V
DD
（数字）
V
CTL
25
R
CTL
4
HV633
输入和输出等效电路
V
DD
V
DD
输入
数据输出
GND
（逻辑）
逻辑输入
GND
（逻辑）
逻辑数据输出
输出级的详细信息
V
R
V
PP
C
H
测试电路
高电压模拟输出源电流（I
AOH
)
对于灰色阴影＃ 1 （000 0000 ）
V
R
HV633
+
–
70V
V
PP
= 80V
V
CTL
Q
1
国内
逻辑
＆放大器;
BIAS
电路
Q
2
0V
逻辑
产量
舞台
HV
OUT
+
1kΩ的V
TST
HV
OUT
-
10K
LVGND
HVGND
R
CTL
1.
2.
3.
4.
5.
设置HV
OUT
=低。
适用于V
PP
= 80V.
施加70V的阶跃电压在V
R
（压摆率= 4.1V / μs）内。
Measure voltage across the 1K½ resistor.
V
输出源电流可以通过使用计算
TST 。
1K
5
QQ：2880707522 复制
