HT23C128
CMOS 16K
×
8位掩膜ROM
特点
工作电压: 2.7V 5.5V
低功耗
–
操作: 25毫安最大。 (V
CC
=5V)
最大10mA 。 (V
CC
=3V)
–
待机: 30
A(最大值) 。 (V
CC
=5V)
10
A(最大值) 。 (V
CC
=3V)
访问时间: 150ns的最大值。 (V
CC
=5V)
250ns的最大。 (V
CC
=3V)
16384
×
8位的掩模ROM
面膜选择:芯片使能CE / CE / OE2 / OE2
和输出使能OE / OE / NC & OE1 /
OE1/NC
TTL兼容的输入和输出
三态输出
全静态操作
封装形式: 28引脚DIP / SOP
概述
该HT23C128是一个只读存储器与
高性能的CMOS存储装置,其
的存储器128K被设置成16384个词语
由8位。
对于应用的灵活性,芯片使能和
输出使能控制引脚可以选择为
高电平或低电平有效。这种灵活性不
只允许简单的接口与大多数microproc-
essors ,而且消除了在总线争用
多总线的微处理器系统。一个附加
该HT23C128的tional特点是它能够
进入待机模式时,芯片烯
能( CE / CE )是无效的,这样可以减少电流
消费低于30
A.对组合
这些功能使得芯片适合于高
密度低功耗内存的应用程序。
框图
1
8月24日98
HT23C128
绝对最大额定值*
电源电压................................. -0.3V至6V
输入电压........................ -0.3V至V
CC
+0.3V
存储温度-50 .................
°
C至125
°
C
工作温度-40 ...............
°
C至85
°
C
*注:这些压力额定值只。应力超过范围绝对马克西在“指定
妈妈“,可能对器件造成实质性损害。这个功能操作
在设备以外的,在规范中列出的其他条件是不是暗示和长期
暴露在极端条件下可能会影响器件的可靠性。
直流特性
电源电压: 2.7V 3.6V
Ta=–40
°
C至85
°
C
符号
V
CC
I
CC
V
IL
V
IH
V
OL
V
OH
I
LI
I
LO
I
STB1
I
STB2
C
IN
C
OUT
参数
工作电压
工作电流
输入低电压
输入高电压
输出低电压
输出高电压
输入漏电流
输出漏电流
待机电流
待机电流
输入电容(见注)
输出电容(见注)
测试条件
V
CC
—
3V
3V
3V
3V
3V
3V
3V
3V
3V
—
—
条件
—
O / P卸载,
f=5MHz
—
—
I
OL
=2.1mA
I
OH
=–0.4mA
V
IN
= 0至V
CC
V
OUT
= 0至V
CC
CE = V
IL
CE = V
IH
CE
≤
0.2V
CE
≥
V
CC
-0.2V
f=1MHz
f=1MHz
分钟。
2.7
—
V
SS
2.0
—
2.4
—
—
—
—
—
—
典型值。
—
—
—
—
—
—
—
—
—
—
—
—
MAX 。 UNIT
3.6
10
0.4
V
CC
0.4
V
CC
10
10
500
10
10
10
V
mA
V
V
V
V
A
A
A
A
pF
pF
注:这些参数是周期性采样,但不是100 %测试。
电源电压: 4.5V 5.5V
Ta=–40
°
C至85
°
C
符号
V
CC
I
CC
V
IL
V
IH
参数
工作电压
工作电流
输入低电压
输入高电压
测试条件
V
CC
—
5V
5V
5V
条件
—
O / P卸载,
f=5MHz
—
—
分钟。
4.5
—
V
SS
2.2
典型值。
—
—
—
—
MAX 。 UNIT
5.5
25
0.8
V
CC
V
mA
V
V
3
8月24日98
HT23C128
功能说明
该HT23C128有两种模式,即数据
读取模式和待机模式下,由控制
CE / CE / OE2 / OE2 , OE / OE / NC和OE1 / OE1 / NC
输入。
待机模式
数据读时
该HT23C128具有较低的电流消耗,
由芯片控制的使能输入端( CE / CE) 。
当一个低/高电平被施加到CE / CEB
输入无关的输出使能
( OE / OE / NC和OE1 / OE1 / NC )指出,芯片
将进入待机模式。
当两个芯片使能( CE / CE / OE2 / OE2 )
和输出使能( OE / OE / NC和
OE1 / OE1 / NC)是活动的,该芯片是在数据
阅读模式。否则,主动CE / CE和IN
积极OE / OE / NC或OE1 / OE1 / NC结果
取消选择模式。的输出将保持在高阻
状态。
时序图
传播延迟由于地址( CE / CE / OE2 / OE2 , OE / OE和OE1 / OE1有效)
传播延迟是由于芯片使能和输出使能(地址有效)
5
8月24日98