【HSP50214B数据表2007年5月1日FN4450.4可编程下变频器在HSP50214B可编程下】,IC型号HSP50214BVIZ,HSP50214BVIZ PDF资料,HSP50214BVIZ经销商,ic,电子元器件-51电子网

HSP50214B

数据表

2007年5月1日

FN4450.4

可编程下变频器

在HSP50214B可编程下变频器转换

数字化的IF数据转换成音响过滤的基带数据，其可以是

通过一个标准的DSP微处理器进行处理。该

可编程下变频器（ PDC ）执行下来

转换，抽取，窄带低通滤波网络，增益

缩放，重采样和笛卡尔到极坐标

转换。

14位采样的中频输入被下变频到基带

由数字混频器和一个正交NCO的，如图中

框图。抽选（ 4 32）科幻FTH顺序级联

积分梳状（CIC）滤波器可被施加到数据

之前它是由多达处理5抽取×2半带

滤池。半带滤池之后是255抽头

可编程FIR滤波器。从输出数据

可编程FIR滤波器是由一个数字AGC之前缩放

被重新采样的多相FIR滤波器。输出

部分可以提供七种类型的数据：笛卡尔（ I，Q），

极（R，

θ),

网络过滤的频率（ Dθ / DT ），定时误差（ TE ）和

在并行或串行格式的AGC电平。

特点

高达65MSPS的前端处理率（ CLKIN ）和

55MHz的后端处理率（ PROCCLK ）

时钟可以是异步的

加工有能力>100分贝的SFDR

高达255抽头可编程FIR

总抽取因子为4 16384

输出采样率，以

12.94MSPS与输出

带宽为

982kHz低通

32位可编程NCO的通道选择和

载波跟踪

数字重采样滤波器符号跟踪环和

不适应采样至输出时钟比率

数字自动增益控制，具有可编程的限制和压摆率

优化输出信号分辨率;固定或自动增益

调整

串口，并口和FIFO 16位输出模式

笛卡尔到极坐标转换器和鉴频

亚足联循环和AM ， FM ， FSK解调，并

DPSK

输入电平检测器外部I.F. AGC技术支持

无铅加退火有（符合RoHS ）

应用

单通道数字软件无线电接收机

基站接收的： AMPS ， NA TDMA，GSM和CDMA

与HSP50210数字科斯塔斯环的PSK

招待会

评估平台可用

订购信息

产品型号

HSP50214BVC

最热

HSP50214BVC

TEMP 。范围（° C）

0至+70

-40至+85

包

120 Ld的MQFP

PKG 。 DWG 。 NO 。

Q120.28x28

HSP50214BVCZ （注） HSP50214BVCZ

HSP50214BVI

HSP50214BVIZ （注）

HSP50214BVI

HSP50214BVIZ

120 Ld的MQFP （无铅） Q120.28x28

120 Ld的MQFP

Q120.28x28

120 Ld的MQFP （无铅） Q120.28x28

注： Intersil无铅加退火产品采用特殊的无铅材料制成，模塑料/晶片的附属材料和100 ％雾锡板

终止完成，这是符合RoHS标准，既锡铅和无铅焊接操作兼容。 Intersil无铅产品MSL

分类，可达到或超过IPC / JEDEC J STD- 020对无铅要求的无铅峰值回流温度。

HSP50214B

框图

微处理器

读/写

C(7:0)

电平检测

半带

过滤器

订单

CIC

滤波器

订单

CIC

滤波器

支架

军士

重采样

军士

DISCRIMINATOR

频率

255-TAP

FIR滤波器

我出来

多相

FIR和

半带

过滤器

多相

FIR和

半带

过滤器

SEROUTA

输出格式

笛卡儿

POLAR

坐标

变流器

Q了

MAG 。

SEROUTB

AOUT （15 ：0）

BOUT （15 ：0）

控制

AGC环路滤波器

AGC

IN （13： 0）

收益

ADJ

(2:0)

COF

SOF

CLKIN

PROCCLK

REFCLK

输入

部分

半带

过滤器

255-TAP

FIR滤波器

相

定时误差

FN4450.4

2007年5月1日

HSP50214B

引脚

HSP50214B

（ 120 LD MQFP ）

顶视图

IN11

IN12

IN13

AGCGNSEL

REFCLK

GND

OEAH

AOUT15

AOUT14

AOUT13

AOUT12

AOUT11

AOUT10

GND

AOUT9

AOUT8

AOUT7

AOUT6

AOUT5

AOUT4

AOUT3

AOUT2

AOUT1

AOUT0

GND

OEAL

120

119

118

117

116

115

114

113

112

111

110

109

108

107

106

105

104

103

102

101

100

IN10

IN9

IN8

GND

IN7

IN6

IN5

IN4

IN3

IN2

GND

IN1

IN0

CLKIN

GND

ENI

GAINADJ2

GAINADJ1

GAINADJ0

COF

COFSYNC

GND

SOF

SOFSYNC

SYNCIN1

SYNCIN2

DATARDY

OEBH

BOUT15

BOUT14

BOUT13

BOUT12

BOUT11

BOUT10

BOUT9

BOUT8

GND

PROCCLK

MSYNCI

MSYNCO

GND

BOUT7

BOUT6

BOUT5

GND

BOUT4

BOUT3

BOUT2

BOUT1

BOUT0

OEBL

SYNCOUT

INTRRP

GND

SEL2

SEL1

SEL0

GND

SEROUTA

SEROUTB

SERSYNC

SEROE

SERCLK

FN4450.4

2007年5月1日

HSP50214B

引脚说明

名字

GND

CLKIN

IN （13： 0）

ENI

TYPE

正电源电压。

地面上。

输入时钟。这个时钟应该输入采样率的倍数。发生在不断提高输入部分的处理

CLKIN的边缘。 CLKIN的频率为f

CLKIN

输入数据。的输入数据的格式可被设置为偏移二进制或2的补码。 IN13是MSB （见控制

0字）。

输入使能。低电平有效。该引脚使输入到零件在两种模式之一，门或内插（见

控制字0 ）。在门控模式下，一个样本是每CLKIN时ENI是断言。输入采样速率是

指定F

，它可以是从步骤f不同

CLKIN

当ENI被使用。

GAINADJ输入。加上偏移经由移位以下混合器内的增益。 GAINADJ值加到移位

从微处理器（μP）接口的代码。移位码饱和到F的最大码的增益偏移

由（ 6分贝）（ GAINADJ ） ; （000为0dB增益调整; 111 = 42分贝增益调节） GAINADJ2是MSB 。请参阅“使用输入

增益调整控制信号“一节。

处理时钟。 PROCCLK的时钟下面的章节中投公司的所有处理功能。处理

在PROCCLK的上升沿进行。所有输出定时从这个时钟。

这个时钟可以是异步的，以CLKIN 。

AGC增益选择。 2 AGC环路增益之间的引脚选择。该输入是建立并保持相对PROCCLK 。

增益设置1时选择AGCGNSEL = 1 。

载波频率偏移输入。这个串行输入引脚，用于加载载波偏移频率到载波NCO的

（见串行接口部分）。该偏移可以是8，16 ，24或32位。在建立和保持时间是相对于CLKIN 。

该输入是与HSP50210 Costas环[1]的输出兼容。

载波频率偏移同步。此信号被置1 CLK最显着的位（ MSB）前的偏移

频率字（见串行接口部分）。在建立和保持时间是相对于CLKIN 。该输入是

与HSP50210 Costas环的输出兼容[1] 。

重新取样频率偏移输入。这个串行输入引脚，用于加载的偏移频率成重新采样

NCO （见串行接口部分）。该偏移可以是8，16 ，24或32位。在建立和保持时间是相对的

到PROCCLK 。该输入是与HSP50210 Costas环[1]的输出兼容。

重新取样频率偏移同步。这个信号被断言1的CLK频率偏移字的MSB之前

（见串行接口部分）。在建立和保持时间都相对PROCCLK 。该输入是与兼容

在HSP50210 Costas环的输出[ 1 ] 。

并行输出总线A.两个并行输出模式，可在HSP50214B 。首先是所谓的直接

输出端口，其中源是通过控制字20选择（见微处理器写段）和

直接来自输出MUX科（见输出控制部分）。 AOUT最显著字节

总是输出并行直接输出端口，其数据类型，通过选择最显著字节

μP

界面。 AOUT15是MSB。在这种模式下， AOUT （15 ：0）总线，只要数据是可用的更新。 DATARDY

被认定，以表明新的数据。对于该模式中，输出的选择是： Ⅰ，的| r | ，或f 。该格式是2的补码，

除了幅度，这是无符号二进制数为零作为MSB 。

第二模式为并行的数据称为缓冲器RAM的输出端口。缓冲RAM输出端口就像一个

FIFO用于所谓的信息数据集块。内的数据集是I，Q，幅值，相位和频率

信息;一个数据类型是使用SEL选择的（2 ：0）。达7的数据集被存储在缓冲器RAM中的输出端口。该

的AOUT和BOUT总线的LSBytes形成16比特用于缓冲的输出模式，并可以用于缓冲的

模式而MSBytes被输出在直接输出模式数据。对于该模式中，输出格式是

同为直接输出端口模式。

并行输出总线B.两个并行输出模式，可在HSP50214B 。首先是所谓的直接

输出端口，其中源是通过控制字20选择（见微处理器写段）和

直接来自输出MUX科（见输出控制部分）。回合的最显著字节

总是输出并行直接输出端口，其数据类型，通过选择最显著字节

μP

界面。 BOUT15是MSB。在这种模式下， BOUT （15 ：0）总线，只要数据是可用的更新。 DATARDY

被认定，以表明新的数据。对于该模式中，输出的选择是： Q，

φ,

或| R | 。该格式是2的补码，

除了大小是无符号二进制数为零作为MSB 。

第二模式为并行的数据称为缓冲器RAM的输出端口。缓冲RAM输出端口就像一个

FIFO用于所谓的信息数据集块。内的数据集是I，Q，幅值，相位和频率

信息;一个特定的信息是使用SEL选择（2 ：0）。达7的数据集被存储在缓冲器RAM中输出

端口。布特的至少显著字节可用于任一输出的B的至少显著字节并行直接

输出端口或者缓冲RAM输出端口的最小显着的字节。见输出部分。对于这种模式下，输出

格式是一样的直接输出端口模式。

描述

GAINADJ （2 ：0）

PROCCLK

AGCGNSEL

COF

COFSYNC

SOF

SOFSYNC

AOUT （15 ：0）

BOUT （15 ：0）

FN4450.4

2007年5月1日

HSP50214B

引脚说明

名字

DATARDY

TYPE

（续）

描述

输出选通信号。低电平有效。指示何时可从直接输出端口组新的数据。

在第一时钟周期的数据是可用的并行出DATARDY被置为1 PROCCLK周期

总线。见输出部分。

输出使能为AOUT总线的高字节。低电平有效。在AOUT高字节输出三态时，

OEAH高。

输出使能为AOUT总线的低字节。低电平有效。在AOUT低字节输出三态时，

OEAL高。

输出使回合总线的高字节。低电平有效。布特高字节输出三态时，

OEBH高。

输出使回合总线的低字节。低电平有效。布特低字节输出三态时，

OEBL高。

选择地址被用来选择哪些信息在从缓冲器RAM的输出端口的数据组被发送到

AOUT和BOUT的最显着的字节。 SEL2是MSB。

中断输出。低电平有效。该输出置为8 PROCCLK周期时，缓冲RAM输出端口

准备读。

串行输出总线A的数据。 I，Q的幅度，相位，频率，时序误差和自动增益控制信息进行测序

可编程序。见输出部分和微处理器写章节。

串行输出总线B数据。内容可能与SEROUTA 。 I，Q的幅度，相位，频率，时序误差

和自动增益控制信息可被测序的可编程序。见输出部分和微处理器写

部分。

输出时钟的串行数据输出。从PROCCLK推导出在微处理器通过写入控制字给20

部分。

串行输出同步信号。作为串行数据选通信号。见输出部分和微处理器写章节。

串行输出使能。当高， SEROUTA ， SEROUTB ， SERCLK和SERSYNC信号被设定为高

阻抗。

处理器接口数据总线。见微处理器写章节。 C7是MSB。

处理器接口地址总线。见微处理器写章节。 A2是MSB。

处理器接口写选通。 C（ 7 ： 0 ）写来控制选定的词（ 2 ： 0 ）在可编程向下

转换器上的该信号的上升沿。见微处理器写章节。

处理器接口读选通。 C（ 7 ： 0 ）由选定的输出或状态的位置被读取（ 2 ： 0 ）的

可编程下变频器对这个信号的下降沿。见微处理器读出部分。

参考时钟。作为用于定时误差检测器的输入时钟。定时误差，计算相对于

REFCLK 。 REFCLK频率必须小于或等于PROCCLK / 2 。

多芯片同步输出。提供了用于同步多个部件时， CLKIN和PROCCLK是

异步的。 MSYNCO是CLKIN和根据操作输入部之间的同步信号的

PROCCLK下后端处理工作。这从一个部分输出的同步信号被连接到MSYNCI

所有HSP50214Bs的信号。

多芯片同步输入。所有部件的MSYNCI引脚应连接至一个部件的MSYNCO 。

注： MSYNCI必须连接到一个MSYNCO信号进行操作。

CIC抽取/载波NCO更新同步。可用于同步该CIC部分，载波NCO更新，或

两者。见多芯片同步部分和控制字0的微处理器写章节。活跃

高。

FIR /定时更新NCO / AGC增益更新同步。可用于同步FIR ， NCO定时更新， AGC

获得更新，或上述的任意组合。见多芯片同步部分和控制字7 ，

如图8所示，和图10中的微处理器写存储区。高电平有效。

选通输出。此同步信号由所生成的

μP

接口，用于同步多个部分。可以

通过PROCLK或CLKIN产生（见控制字0和控制字24的微处理器写章节）。

高电平有效。

OEAH

OEAL

OEBH

OEBL

SEL （2 ：0）

INTRRP

SEROUTA

SEROUTB

SERCLK

SERSYNC

SEROE

C(7:0)

A(2:0)

REFCLK

MSYNCO

I / O

MSYNCI

SYNCIN1

SYNCIN2

SYNCOUT

FN4450.4

2007年5月1日